在 EDA 领域，“左移”（Shift-Left）早已不是什么新鲜词。它的核心思想是将验证和调试的重心从物理实现的后端，向架构和设计的前端迁移。通过早期虚拟化与软硬件协同，来解决芯片规模增长带来的验证危机，是应对摩尔定律挑战的关键工程实践。
然而，随着RISC-V的开放生态重塑产业，游戏规则已经发生了改变。一种“新左移”理念应运而生——它不再仅仅关注“如何高效地把芯片做对”，而是更前置地聚焦于“如何在设计之初就选对路径”。换言之，“把芯片设计对”是基础，而“设计出对的芯片”才是赢得市场的关键。尤其在 RISC-V 处理器 IP 的选型与评估上，这一前端决策深刻影响着最终 SoC 的性能、功耗与竞争力。
在此背景下，FPGA原型验证正经历一场战略性的角色升华，从而支撑“新左移”从理念走向实践。
1. 战略决策前移：从“如何做”到“做什么”
过去数十年，行业关注的焦点长期集中于“如何把芯片设计对”——优化综合流程、闭合时序、提高验证覆盖率。这些固然至关重要，但更多属于执行层面的效率提升。
如今，面对数亿门级的复杂SoC设计和动辄上亿的流片成本，最具决定性的决策必须发生在产品定义与架构设计的最早期。倘若核心IP选型失误，或对目标工作负载的性能预估存在偏差，即便后续设计流程完美无瑕，最终产出的芯片也可能在市场竞争中陷入困境。
“新左移”的核心，正是将IP评估与系统架构验证提到了最前沿。正如设定正确的目标远比高效地跑错方向更重要，在项目起点选对技术路径，往往决定了SoC 大部分的潜在价值。
2. RISC-V带来的选择挑战
RISC-V 的开放性彻底改变了 IP 市场。这种基于精简指令集（RISC）原则的开源指令集架构，不仅消除了传统架构的授权壁垒，更通过其模块化设计理念，赋予了设计者前所未有的定制自由度。如今，芯片设计团队可以从全球数十家商业IP供应商（如开芯院、玄铁、SiFive、Andes、芯来等）及开源社区（如CORE-V、PULP、蜂鸟等）中，挑选从极低功耗微控制器核心到高性能多核集群的丰富选择，甚至可以基于标准规范自行设计专用处理器。
然而，这种“百花齐放”的繁荣景象，也带来了“选择的悖论”：面对众多各具特色、参数各异的RISC-V IP方案，设计者应如何选择？究竟哪一款IP核心，或哪一种扩展组合，才能在性能、功耗、面积和成本之间取得最佳平衡？从而真正满足从IoT终端、移动设备到数据中心服务器等不同场景的具体需求？
例如，一个在纸面峰值性能或能效比上表现优异的CPU核心，在运行工程师一些特定的AI推理算法时，可能因其缓存子系统的实际带宽或延迟而遭遇瓶颈；一个面向通用计算优化的多核集群，在处理实时控制任务时，或许难以满足确定性的微秒级响应要求。此外，不同IP在总线协议、中断处理、虚拟化支持、安全扩展等系统级特性上的差异，更会深刻影响最终SoC的复杂度和开发周期。
因此，仅依赖数据手册（Datasheet）上的理论参数和基准测试分数，已远不足以支撑数百万甚至上亿美元流片成本及后续市场成败的关键决策。设计者需要一种能够在架构设计早期，就以接近真实环境的方式，对候选RISC-V IP进行系统级、面向实际工作负载的实证评估能力。
3. FPGA原型验证：从验证工具到决策工具
面对RISC-V“选择悖论”带来的架构评估困境，FPGA原型验证的价值得到了革命性展现。它已从传统的功能验证工具，演进为架构探索早期阶段的关键决策支持平台。这一转变的核心在于，它能提供接近真实芯片的硬件环境，使设计团队在流片前就能对RISC-V IP及其系统集成进行实质性评估，为架构决策提供基于真实运行数据的客观依据。
真实性能评估：相比传统软件仿真（Simulation）的kHz级速度限制，FPGA原型验证能够提供MHz级的实际运行速度，支持启动真实操作系统、运行完整应用程序，从而收集真实的性能、功耗和吞吐量数据，准确反映IP在实际工作负载下的表现。
系统级集成验证：平台支持对RISC-V扩展指令集、定制加速器模块、内存子系统及高速外设接口进行早期集成与协同验证。设计团队能够实际验证自定义指令的加速效果、评估总线架构的效率，并在真实数据流中测试处理器与加速器之间的交互，从而在架构设计阶段发现并解决系统级集成问题。
数据驱动的架构决策：基于在FPGA原型上实际运行目标软件得到的性能分析报告、功耗曲线和系统行为数据，设计团队能够对备选RISC-V IP进行量化比较。这种基于实证数据的评估方法，能够有效弥补单纯依赖数据手册理论参数和基准测试得分的不足，使IP选型、核心数量确定、缓存配置等关键决策更加科学可靠。
4. 资源分配的重新思考
将 FPGA 原型验证用于 IP 评估，也改变了企业内部的财务逻辑。由于这些系统直接用于验证产品与市场的匹配度（Product-Market Fit）和 IP 可行性，相关支出往往可以从纯粹的“研发预算”转向“战略规划”或“市场验证”预算。
当一个工具被用来向管理层证明技术路线，或在购买昂贵 IP 前进行“验货”时，寻找一个具有卓越性价比的原型验证系统就至关重要。这就需要一个足够强大、能支撑高端工程设计，又足够灵活、能被多个部门（架构、软件、战略）共同负担的平台。
5. 思尔芯丰富可扩展的原型验证解决方案
思尔芯深耕FPGA原型验证领域逾二十年，其解决方案已在全球范围内获得广泛应用与信赖。公司提供灵活多样、可扩展的软硬件平台配置，以满足从原型验证到全系统软硬件协同开发的多样化需求，能够为不同规模与复杂度的SoC设计提供高效的验证支持。其第八代原型验证芯神瞳S8-100系统搭载了业界最大容量 AMD Versal™ VP1902 自适应 SoC，单核等效逻辑门约1亿门，为复杂RISC-V系统提供了充足的验证容量。
图为思尔芯原型验证丰富多样的产品配置
图为芯神瞳S8-100参数表
近年来，思尔芯积极携手产业生态，已与包括开芯院、玄铁、Andes晶心科技、芯动科技、芯来半导体等在内的20余家行业伙伴展开深度合作。2025年，公司进一步推出一系列面向场景的应用级解决方案，在人工智能、自动驾驶、高性能计算等领域，已协助多家头部芯片企业完成复杂芯片的架构验证与系统集成。尤其在RISC-V生态中，思尔芯已积累多项代表性成果与演示案例：
与Andes晶心科技及MachineWare共同推出协同仿真解决方案，实现对Andes全系列RISC-V IP的高效验证与评估。最新演示基于S8‑100S平台运行AX46MPV/AX66处理器，面向AI与高性能计算（HPC）场景。
全程支持开芯院香山“昆明湖”处理器的架构演进，从2核、4核扩展至8核乃至16核规模，并通过S8-100成功简化并加速开芯院香山昆明湖16核RISC-V+NOC验证。
与达摩院玄铁系列处理器开展IP适配与性能评测合作，其主打高能效比的处理器C925已在S8‑100平台上完成首次公开展示。C925 以更高性价比精准契合智能终端、工业控制等中低算力场景的规模化需求。
图为玄铁C925在S8‑100上首秀
这些实践不仅印证了思尔芯原型验证平台在支持复杂RISC-V系统开发中的技术能力，也展现了其与生态伙伴共同推进开源芯片落地应用的行业角色。
“新左移”理念的核心，是在芯片设计流程中影响最大、成本最低的早期阶段，就最大限度地识别并降低技术风险。通过将FPGA原型验证前置到架构探索与IP选型阶段，设计团队能够在流片前获得基于实际硬件运行的系统级数据，从而为关键的RISC-V处理器选型与架构决策提供实证支撑。
在RISC-V生态蓬勃发展的今天，正确的技术选型与架构定义，与高效、可靠的设计实现流程具有同等重要的战略意义。借助原型验证这一“决策透镜”，团队能够确保在开发起点就锚定正确的技术方向。
在RISC-V引领的芯片创新浪潮中，最终的竞争优势将属于那些既能“快速执行”，更能“精准决策”的团队。通过思尔芯的原型验证解决方案，我们不仅致力于帮助客户“把芯片设计对”，更助力于设计出真正符合市场与时代需求的、“对的芯片”。
