在传统的芯片封装工艺中，引线键合（Wire Bonding）长期占据主导地位。这种工艺依靠极细的金线或铜线，将芯片内部的焊盘与外部基板连接起来。
然而，这种“细线连接”存在明显短板：
1.性能受限：细长的引线会产生额外的电阻和电感，导致高频信号传输时损耗大、速度慢。
2.体积受限：引线占用了宝贵的封装空间，阻碍了芯片的小型化。
为了摆脱引线的束缚，实现芯片与电路板的“面对面”直接互连，Bumping（凸块）工艺与WLP（晶圆级封装）应运而生，二者共同开启了高密度互连的新时代。
什么是Bumping（凸块）：芯片表面的微型互联桥梁
如果把芯片硅片比作一栋高楼，引线键合就像是从楼顶拉出的细长电线；而Bumping则是在楼顶直接修建了无数个微小的“垂直连接柱”。
Bumping（凸块）
通俗理解：Bumping就是在芯片的电极焊盘上制备微小的金属凸点。Bumping是倒装芯片、晶圆级封装实现垂直互连的基础，完成植凸后的芯片可以“倒扣”、“倒装”，依靠凸块直接与基板、载板焊接。
核心优势：大幅缩短了电流与信号传输路径，降低寄生参数，提升高频传输性能；同时去除了细长引线，导电导热效率更高，凸块机械强度更强，可靠性全面提升。
什么是WLP（晶圆级封装）：“先封后切”的量产效率革命
传统封装就像“切好面包再涂酱”：先把整片晶圆切成单颗裸片，再逐颗进行封装测试，效率低且容易损伤裸片边缘。
WLP（Wafer Level Packaging）则彻底改重构了工序逻辑，它直接在整片晶圆上进行封装，最后再切割，实现了批量化生产。
通俗解释：WLP在未切割的完整晶圆上，统一完成重布线、植凸、塑封、电性测试等全部封装工序，整片晶圆检验合格后，再切割分离成单颗成品芯片。
工艺定位：与Bumping属于晶圆制造中段工艺不同，整套WLP封装流程归属封装后段，衔接了前段晶圆制造与终端成品测试。
核心优势：整片同步加工可大幅提升量产效率；其中扇入型WLP属于芯片尺寸封装（CSP），封装外形与裸芯片尺寸几乎一致，完美适配手机、可穿戴设备等轻薄化需求。
Bumping的类型与WLP的分类
1.Bumping的三种主流工艺
1 焊料凸点（Solder Bump）
行业通常使用无铅锡合金凸点，工艺成熟且成本低，常用于中低端封装产品。
2 铜柱凸点（Copper Pillar）
在底层焊料上增加铜柱结构，导电性和机械强度更优，支持超细间距互连，是高端手机和高性能计算芯片倒装互连的主流选择。
3 微凸块（Micro Bump）
微米级的极小尺寸凸点，专为2.5D/3D堆叠和HBM（高带宽内存）设计，支撑多层芯片超高密度的垂直互联。
常见的Bumping结构
2.WLP的两大核心类型
1 Fan-in（扇入型）WLP
封装外形尺寸和裸芯片完全匹配，所有I/O引脚、凸块全部布置在裸片原有投影范围内，无法拓展引脚数量。适用于引脚少、极致小型化器件，如电源管理芯片、射频开关。
2 Fan-out（扇出型）WLP
通过重布线层（RDL）将焊盘向外延伸至裸芯片外围塑封区域，相当于在硅片外拓展布线空间，可承载上千路I/O引脚。裸片核心尺寸无需增大，仅整体封装尺寸略有放宽，可适配多核SoC、基带等功能复杂、引脚数量庞大的芯片。
Fan-in WLP与Fan-out WLP剖面对比
总结
芯片封装技术的演进主线非常清晰：从引线键合的“长线互连”，进化到Bumping的垂直凸块高密度互连，再到WLP的整片加工晶圆级封装方案。
Bumping提供了微观层面短路径、高可靠的互连触点，WLP革新了批量封装的生产模式。二者相辅相成、配套使用，成为当下消费电子和高端算力芯片实现轻薄化、高速化、高集成度的两大核心技术基石。
