芯华章 GalaxSim Turbo 3.0 Plus:探索系统级仿真加速新路径

来源:芯华章 #芯华章#
1848

随着人工智能、大算力芯片以及复杂 SoC 架构快速发展,芯片设计规模持续扩大,系统复杂度不断提升。对于芯片研发团队而言,验证效率正在成为影响产品迭代速度的重要因素。

尤其是在 AI 芯片、高性能计算芯片等场景中,设计规模和计算复杂度快速增长,一次完整系统级仿真可能需要数天甚至更长时间正在逐渐成为制约芯片研发效率的重要瓶颈。

面对不断增长的验证需求,传统仿真加速方式正在面临新的挑战。一方面,多线程并行虽然能够提升单次运行效率,但随着计算资源增加,加速收益逐渐递减;另一方面,持续增加服务器资源也会带来研发成本的大幅提升。

因此,下一阶段的仿真优化不能仅停留在“让工具运行得更快”,而需要进一步理解设计结构,主动发现性能瓶颈,并通过智能化方式优化整个验证流程。

仿真加速进入智能优化阶段

基于长期的仿真技术积累,芯华章此前推出 GalaxSim Turbo 3.0 高速仿真解决方案,通过创新的仿真加速技术,有效提升复杂芯片系统级验证效率。

然而,随着 AI 芯片进入超大规模设计阶段,用户对于仿真加速的需求正在发生变化。

过去,用户关注的是“一个仿真任务能否跑得更快”;而在当前复杂芯片研发环境下,用户更加关注的是:如何在有限计算资源下,提高整体回归效率,缩短验证周期。

这也推动仿真加速从单纯提升执行速度,向理解设计结构、主动优化流程的新方向发展。

仿真性能瓶颈正在发生变化

在传统 CPU 芯片仿真中,性能热点通常集中在控制逻辑,例如指令调度、分支预测等模块。但在 AI 芯片中,仿真性能瓶颈正在发生变化。

随着 AI 加速器、大规模计算阵列以及定制化算子的广泛应用,数据通路相关模块成为系统级仿真的主要耗时来源。

这些模块通常包含大量并行计算逻辑,同时伴随着复杂的数据搬运、转换和处理过程,使传统事件级仿真面临更大的性能压力。

从根源来看,RTL 本身主要面向综合和 PPA 优化,而不是针对仿真效率设计。RTL 中高度并行的硬件结构,需要在 CPU 平台上进行串行化执行,在这一过程中会产生大量额外计算开销。

让形式验证结果“反向赋能”仿真

作为芯华章成熟高速仿真产品线的全新迭代成果,本次推出的GalaxSim Turbo 3.0 Plus在上一代的双引擎并行仿真基础上,产品不再局限于仿真器单机性能调优,创新性融合 GalaxEC HEC 高阶等价验证、可信 AI Agent 全自动仿真优化双技术引擎,打通算子层、全系统层双层仿真提速通路,同时配套完整证据核验链路,与本次发布的 X-IVS、X-IDS 双智能系统共建统一 Agentic EDA 可信验证底座。

GalaxEC HEC引导的数据通路等价仿真模型生成:

针对 AI 芯片中占据大量仿真时间的数据通路模块,GalaxSim Turbo 3.0 Plus 提出了一种新的优化思路:通过等价验证生成可信轻量化仿真模型,替代原有高复杂度 RTL 模型。

依托芯华章 GalaxEC HEC,用户可以基于既有的高阶等价性验证工程自动生成高速仿真模型。相比传统基于规则的 RTL rewrite 方法,该方案并不是简单修改代码结构,而是在保证功能等价的基础上完成模型替换。

同时,GalaxSim Turbo 3.0 Plus 保持与用户现有仿真环境兼容,仿真团队无需改变原有流程,只需通过配置切换即可使用优化后的模型,实现低成本、高可靠的仿真提速。

可信 AI Agent 全自动仿真优化闭环:

除了利用已有等价验证工程进行模型替换,芯华章进一步探索 AI 驱动的自动化仿真优化流程。

通过芯华章X-IVS,GalaxSim Turbo 3.0 Plus 可以自动分析仿真性能数据,定位耗时热点模块,并结合芯华章长期积累的仿真优化经验,对设计结构进行智能优化。

在优化过程中,AI Agent 并非直接修改设计后投入使用,而是通过等价性验证建立可信保障:

  • 如果优化结果通过等价验证,则自动生成可用于系统级仿真的优化模型;

  • 如果验证失败,则利用反例信息进一步调整优化策略;

  • 优化经验持续沉淀至知识库,实现循环迭代。

通过这一闭环,仿真工具正在从传统的“执行工具”逐步演进为能够理解设计、自主发现问题并持续优化的智能工程伙伴。

在实际工程落地中,GalaxSim Turbo 3.0 Plus 展现出了出色的性能突破:在某端侧 NPU 子系统项目中,已成功帮助客户将完整仿真周期由 3 天压缩至 1 天,实现整体效率 3 倍的跨越式提升,为超大体量设计的按期交付提供了有力保障。

GalaxSim Turbo 3.0 Plus 的技术创新源于芯华章长期围绕数字仿真和验证加速领域的研发积累。

目前,相关核心技术已形成知识产权布局,包括《逻辑系统设计的仿真方法及相关设备》《仿真加速方法、电子设备及存储介质》等发明专利,为面向复杂 AI 芯片的系统级仿真优化提供技术支撑。

芯片产业竞争正在进入新的阶段。未来 EDA 工具的竞争,不仅取决于单一运行性能,更取决于是否具备智能优化能力、可信验证能力以及完整工程闭环能力。

未来,EDA 工具将逐步从被动执行的软件工具,演进为能够理解设计、自动发现瓶颈、持续优化迭代的智能工程伙伴。芯华章 GalaxSim Turbo 3.0 Plus 将为 AI 芯片、高性能计算以及超大规模 SoC 研发提供更加高效、可靠、可签核的系统级仿真支撑。

责编: 爱集微
来源:芯华章 #芯华章#
THE END
关闭
加载

PDF 加载中...