第70届国际电子器件大会（IEDM 2024）于2024年12月7日至11日在美国旧金山举行。在本届IEDM上，北京大学集成电路学院共有13篇高水平学术论文入选，研究成果覆盖了先进逻辑器件、新型存储器件、感存算融合器件及功率器件等多个领域。按照论文第一单位统计，北京大学以15篇论文成为本届IEDM大会国际上录用论文最多的高校。北京大学已连续4年成为全球IEDM录用论文最多的高校，连续18年在IEDM大会上发表论文。相关内容简介如下：
一、先进逻辑器件研究
1、FinFET工艺的低温器件物理研究
低温CMOS技术是实现高性能计算的潜在方案之一，然而在低温条件下MOS器件存在比室温下更严重的电学特性涨落，成为制约其技术发展的关键瓶颈。王润声教授-黄如院士团队与北航曾琅教授以及中科院半导体所刘岳阳研究员等合作，在先进工艺FinFET器件的低温动态涨落效应研究方面有了新的突破。首次发现了低温下的电流弛豫现象，揭示了低温器件物理的带尾态效应与动态涨落的联系，进一步结合第一性原理计算阐明了带尾态的微观来源，并基于上述科学发现，建立了可以涵盖多种动态涨落现象的统计预测模型，为深入理解低温器件物理，开展面向低温CMOS技术的工艺设计协同优化提供了重要依据。该工作以“Towards Understanding the Dynamic Variation in FinFET at Cryogenic Temperature: New Observations and Physical Modeling”为题发表, 并获得2024 IEDM Best Student Paper Award提名，博士生王子瑞为第一作者，王润声教授、北航曾琅教授与中科院半导体所刘岳阳研究员为通讯作者。
2、首次实现高温下理论极限亚阈摆幅的高性能IGZO双栅器件
IGZO（铟镓锌氧化物）等宽禁带氧化物半导体因其高迁移率、低关态漏电和低热预算等优势在高性能逻辑器件、存储器件等领域都具有重要应用潜力。但目前的研究大多集中在缩短沟长而忽略了接触长度，使器件面积微缩受限。此外绝大多数对亚阈摆幅的优化都在常温，忽略了实际应用场景的高温。针对此问题，吴燕庆研究员-黄如院士团队通过双栅增强的栅极控制能力和ALD生长的高质量沟道和栅介质薄膜，使晶体管在300K~380K内均实现理论极限的亚阈摆幅；沟长为35 nm，接触长度为80 nm的双栅IGZO FET 实现了最高1 mS/μm的跨导、1.9 mA/μm的开态电流，综合性能达同类单层器件最高水平，展现了氧化物半导体后道兼容的电路领域和堆叠器件的应用潜力。该工作以“First Demonstration of Double-Gate IGZO Transistors with Ideal Subthreshold Swing of 60 mV/dec at Room Temperature and 76 mV/dec at 380 K over 5 Decades and gm Exceeding 1 mS/μm with Contact Length ”为题发表，博士生赵文杰为第一作者，吴燕庆研究员与电子学院胡倩澜助理研究员为通讯作者。
二、新型存储器及安全应用研究
1、新型高速低功耗交叉点阵铪基铁电随机存取存储器
氧化铪基铁电随机存取存储器（FeRAM）由于其高密度与低功耗特性受到广泛关注，其中无选择管铪基交叉点阵FeRAM可将尺寸进一步减小至4F2/N，具有最高的存储密度。然而，针对铪基交叉点阵FeRAM，传统随机访存方法面临着速度慢和功耗大的挑战，且交叉点阵铁电单元性能仍缺乏系统性研究与优化。针对上述问题，黄芊芊教授-黄如院士团队首次提出并实现了一种高性能低功耗铪基交叉点阵FeRAM技术。一方面，针对嵌入式和分立式存储应用中铁电单元的工艺沉积顺序差异及其影响，分别通过电极和退火优化等手段，全面提升了不同结构铁电单元的极化翻转速度、剩余极化强度与抗扰动性等综合性能。另一方面，提出了基于“写入-读出-自动回写”的新型V/2访存操作方法，极大减小了交叉点阵FeRAM的延迟与功耗开销，实现了FeRAM中最快的完整访存周期和最高的存储密度。基于上述设计，实验制备了高速低扰动的1kbit交叉点阵铪基FeRAM存储器阵列，并系统评估展示了该技术在面向先进节点存储应用的潜力。该工作以“Comprehensive Performance Re-assessment of Hafnia-based Cross-point FeRAM with Ultra-fast and Low-power Operation from Device/Array Perspective”为题发表，博士生曹胜杰和符芷源为共同第一作者，黄芊芊教授和黄如院士为通讯作者。
2、基于铁电晶体管阵列的高吞吐同态加密客户端
同态加密（HE）被视为实现隐私计算、保护数据安全的可靠解决方案。但是，同态加密和解密的客户端需要频繁进行多项式系数采样和高幂次大系数多项式乘法，通过现有的CMOS电路实现多项式采样器和乘法器会带来显著的面积开销和延时代价，不适用于资源受限的边缘端部署。针对HE领域的吞吐率和开销问题，唐克超研究员-黄如院士课题组首次提出并展示了基于And-type的1T铁电晶体管（FeFET）阵列的HE加解密客户端，具备高速随机采样器和乘法加速器。该FeFET HE利用快速栅端扰动的熵源方案实现了可调概率的高速真随机数发生器，并进一步实现了HE算法所需求的多功能系数采样器；利用FeFET的三端结构，结合Id-Vg曲线的高开关比、Id-Vd曲线的深线性区实现了混合域三元乘法，用于多项式乘法中的矩阵-向量-矩阵乘法加速。该工作的FeFET HE具有国际领先的性能指标，随机数采样和多项式乘法吞吐分别提高到50 Mbps/cell 和5.3M NTT/s，其能耗分别降低到6.1pJ/bit和2.7nJ/NTT。该工作以“First Demonstration of High Throughput and Reliable Homomorphic Encryption Using FeFET Arrays for Resource-Limited IoT Clients”为题发表，博士生邵瀚雍为第一作者，唐克超研究员和黄如院士为通讯作者。
3、基于40nm RRAM技术的掩蔽多项式乘法器和格密码安全芯片
传统公钥加密系统在网络通信，金融交易等领域应用广泛。随着量子攻击等新型密码破译技术的发展，传统公钥加密系统的安全风险逐渐增加。格密码（Lattice-based Cryptography, LBC）因其抵御量子攻击的高安全性，被视为后量子加密领域的重要候选技术。格密码核心算子为多项式乘法(Polynomial Multiplication, PM)计算，具有高计算复杂度。现有基于CMOS的PM加速器存在硬件开销大和能耗高的问题，而基于传统RRAM交叉阵列的PM加速器虽然能效较高，但存在权重泄露和非对称读取的问题，因此，格密码难以部署在资源受限的边端设备上。针对上述问题，蔡一茂教授-黄如院士团队首次提出了基于1TG1R阵列的掩蔽多项式乘法器单元，有效解决了传统PM加速器权重泄露和非对称读取导致的精度下降问题。在此基础上，团队在标准40 nm CMOS量产平台上实现了基于格密码的安全芯片及系统，相比传统解决方案，实现了5.1-24.9倍的能效提升。该工作以“First Demonstration of Masked Polynomial Multiplier based on 40nm 1TG1R RRAM Secure Chip for Lattice-based Cryptography”为题发表，博士生孙经纬为第一作者，王宗巍研究员和蔡一茂教授为通讯作者。
4、基于RRAM的物理不可克隆及双重加密存算一体AI计算宏单元
随着人工智能和物联网技术的发展，人工智能模型的安全性日益重要。在端侧AI模型加密中，解密与推理分离的问题导致了能效和速度的大幅降低，同时也可能遭受侧信道攻击。针对这些问题，黄鹏研究员、刘力锋教授研究团队研发了基于RRAM的物理不可克隆、双重加密的存算一体AI计算宏单元。通过分别加密模型权重的符号位和权值位，使密钥空间较之前存算一体AI加速单元提升了2960倍。同时，基于MOSFET特性中的本征涨落实现了“物理不可克隆认证”，该认证原位地和加密权重参数以及解密耦合在一起，从而避免了密钥的传输，有效防范了侧信道攻击。实验结果表明，研发的双重加密存算一体宏单元相较于传统AI模型加密电路，实现了2.3倍的速度提升和16倍的能效降低。本研究为边缘侧人工智能模型推理的高安全性与高性能提供了新的解决思路和技术路径。该工作以“First Demonstration of Unclonable Double Encryption 28nm RRAM-based Compute-in-Memory Macro for Confidential AI”为题发表，博士生陈依扬为第一作者，黄鹏研究员和刘力锋教授为通讯作者。
三、感存算融合器件及芯片研究
1、基于铁电电容阵列的新型高能效绝热存算一体系统
存算一体（CIM）架构结合新兴三维堆叠高密度存储技术可为智能计算提供显著的能效优势。然而，基于电阻型存储的CIM（R-CIM）系统因热耗散严重，限制了其在三维集成和能效提升上的潜力。新型电容型存储CIM（C-CIM）有望减少热耗散，但在实现高密度容性存储器件及降低动态功耗方面仍面临挑战。针对上述问题，黄芊芊教授-黄如院士团队首次提出并实验验证了一种基于三维堆叠铁电电容阵列的共振绝热存算一体系统。该系统利用铪基铁电电容的本征容性特性，通过绝热充电和共振能量回收机制，成功实现了高能效的权重写入和读出操作。实验结果显示，该铁电C-CIM系统显著降低了热耗散和动态功耗，并能实现高精度的模式识别任务，为高能效高集成度的边缘端智能系统提供了有效解决方案。该工作以“Experimental Demonstration of Resonant Adiabatic Writing and Computing in Ferroelectric Capacitive Memory Array for Energy-Efficient Edge AI”为题发表，博士后罗金为第一作者，黄如院士和黄芊芊教授为通讯作者。
2、面向组合优化的可配置任意连接和可控退火的铁电伊辛机
针对组合优化问题（COP），采用图网络并映射成伊辛模型求解近年受到了广泛关注。传统以节点为中心的硬件伊辛机的连接度有限并且难以配置，不适用于求解真实世界中不规则且不断变化的COP；另一方面，伊辛机通常采用随机数发生器（RNG）进行退火来提高求解质量，但是目前RNG的硬件实现依赖于复杂的提取或校准电路，限制了面积和能量效率。针对上述挑战，黄芊芊教授-黄如院士团队首次提出并实验实现了一种可配置任意连接和可控退火的铁电伊辛机。一方面，提出了一种以连接为中心的伊辛机拓扑，可以配置为任意连接的伊辛图，并进一步提出了基于n型和p型铁电场效应晶体管的连接单元（2T），可基于存内计算架构进行伊辛图的映射和计算。另一方面，提出了一种基于铁电的可调RNG（6T）以及可控退火方法，显著提高了求解质量。基于所提出的铁电伊辛机硬件系统，实现了典型的组合优化问题的求解。相较于传统CMOS伊辛机，该技术显著提升了面积效率和能量效率，展示了其在用于求解真实世界COP的巨大潜力。该工作以“Novel Ferroelectric-based Ising Machine Featuring Reconfigurable Arbitrary Ising Graph and Controllable Annealing through Device-Algorithm Co-Optimization”为题发表，博士生徐伟凯为第一作者，黄如院士和黄芊芊教授为通讯作者。
3、基于贝叶斯神经网络的三维集成阻变存算芯片
深度神经网络（DNNs）在处理概率性信息时存在局限，容易产生错误的高置信度预测，相比之下，贝叶斯神经网络（BNNs）通过高斯权重采样能够更精确地建模概率性信息，从而在在自动驾驶、医疗预测等领域的应用中表现出更优的性能。然而，基于CMOS技术实现BNN网络时面临功耗和硬件开销方面的挑战，同时，传统平面芯片架构在数据传输方面存在带宽瓶颈，这进一步增加了系统的延迟和功耗。针对上述挑战，蔡一茂教授-黄如院士团队面向贝叶斯神经网络首次提出并研制了基于钽基RRAM阵列和钒基阈值开关器件的三维集成阻变存算芯片。利用阈值开关器件和RRAM器件的内禀随机性，团队首次提出了标准正态分布随机数生成器（SD-RNG），高效实现了BNN网络中的高斯权重。在此基础上，面向自动驾驶场景，三维BNN存算芯片实现了智能变道任务，与传统存算芯片相比，对概率性信息的预测能力提高2.47倍，功耗降低19.9倍，速度提升2.1倍，展示了其在高能效概率性计算领域的显著优势和应用潜力。该工作以“Monolithically 3D Integrated Memristive Bayesian Neural Network for Intelligent Motion Planning”为题发表，博士生单林波和博士后吴林东为共同第一作者，王宗巍研究员和蔡一茂教授为通讯作者。
4、基于双核相变存储器硬件漂移补偿存算一体芯片的神经流形学习系统
神经流形能够有效提取大规模神经数据中的潜在模式，构建出比传统脑机接口系统更为稳定的系统。然而，随着神经数据量的飞速增长，传统的冯诺依曼架构在处理海量的神经数据时效率低下，严重限制了基于神经流形的脑机接口系统在边缘端的实际应用。为此，杨玉超教授-黄如院士课题组提出了基于40nm 双核相变存储器（PCM）硬件漂移补偿存算一体芯片的神经流形学习系统，首次结合PCM二值特性和随机特性高效地实现了神经流形学习。然而，PCM在实际应用中面临电导漂移问题，这会降低系统的性能。课题组通过在PCM存算一体芯片中设计硬件漂移补偿电路，并根据测量的PCM器件特性，开发出有效的电导漂移补偿策略，成功解决了这一问题。实验结果表明，该系统可以有效地捕捉高维神经活动的低维潜在结构，而且在计算能效和吞吐量方面均超越了传统冯诺依曼架构。与CPU相比，该系统在计算能效和吞吐量分别提升了476倍和264倍，展示了其在脑机接口应用中的巨大潜力。该工作以“Neural Manifold Learning Based on 40 nm Dual-Mode PCM Compute-in-Memory Chip with Hardware Adaptive Drift Compensation”为题发表，博士后闫龙皞和博士生李宇琦为共同第一作者，杨玉超教授、黄如院士与中科院上海微系统所宋志棠研究员为通讯作者。
5、高超加性多模态视听融合器件
视觉和听觉是生物体获取信息的两大主要感官，视听融合能显著增强信息感知效率，提升对模糊信息的感知可靠性，并大幅降低感知能耗。为了提升人工智能系统的多模态感知能力，硬件层面需要在芯片上集成多种异质异构传感器，面临工艺兼容性差、器件可靠性低及信号串扰等多重挑战；在算法层面，目前已有的融合算法通常存在算法复杂、线性计算为主、功耗高等问题，难以同时满足多模态融合的超加性、反有效性及时空整合三大原则。针对以上问题挑战，贺明研究员-黄如院士团队揭示新型铋氧硒氧化物半导体的铁电特性，设计构建铁电-半导体晶体管型多模态感知融合器件，首次在单器件完整实现多模态视听融合的超加性、反有效性以及时空整合原则，视听融合超加因子高达2880%，处于国际领先水平；信息波动性从单独视觉的69% 和单独听觉的22% 显著降低至视听融合后的3%；视听融合信息用于远距离模糊车辆识别，相比单视觉的88.7%和单听觉的85.9%，融合感知准确率达99%，显著提升识别精度，表明铁电-半导体晶体管型多模态感知融合器件对视听识别精度的显著提升。该工作以“Achieving Over 2800% Superadditive Visual-Audio Multisensory Integration in-situ Ferroelectric-Semiconducting Transistor for Fuzzy Subject Detection”为题发表，博士生刘硕为论文第一作者，贺明研究员和沈林晓研究员为通讯作者。
四、GaN功率器件研究
GaN基功率器件具有临界击穿电场高、电子迁移率高、极限工作温度高等优良等特性，在新一代移动通讯、服务器集群、新能源技术、电动汽车等领域有重大应用，是半导体科学技术的研究前沿和全球高科技竞争的关键领域之一。北京大学集成电路学院魏进课题组面向GaN基功率器件与功率集成电路的关键技术瓶颈，开展了系统的研究工作，在GaN基CMOS集成电路与GaN基万伏级高压器件方面取得重大进展，2篇论文入选2024 IEDM。
单芯片集成技术是提升GaN基功率芯片高频特性的主要技术路径，该技术长期受限于p沟道晶体管的低电流密度。团队创新提出了极化增强电离概念，大幅提升了p沟道晶体管的电流密度，实现了国际上传输延迟最小的GaN基CMOS集成电路芯片。该工作以“Polarization Enhanced GaN Complementary Logic Circuits with Short Propagation Delay”为题发表，硕士生李腾为第一作者，魏进助理教授与物理学院沈波教授为通讯作者。
超高压GaN基功率器件的发展长期受限于高场陷阱效应所引起的动态电阻退化，以及电场聚集效应引起的提前击穿。针对上述难题，该团队提出了新型GaN横向超级晶体管，实现了击穿电压大于1万伏的增强型GaN基功率器件，在高达6500V工作电压下实现了对动态电阻的抑制，器件品质因数为国际报道最高值。该工作以“10-kV E-mode GaN Lateral Superjunction Transistor”为题发表，博士生杨俊杰为第一作者，魏进助理教授与物理学院沈波教授为通讯作者。
以上论文的相关研究工作得到了国家基金委创新群体、国家重点研发计划、国家杰出青年基金、国家高层次人次特殊支持计划、国家自然科学基金、高等学校学科创新引智计划等项目的资助，以及国家集成电路产教融合创新平台、微纳电子器件与集成技术全国重点实验室、微电子器件与电路教育部重点实验室、集成电路高精尖创新中心、集成电路科学与未来技术北京实验室等基地平台的支持。
集成电路学院学生汇报讲演工作
部分参会北大师生及校友合影
延伸阅读：
国际电子器件大会（IEDM）是集成电路器件领域的顶级会议，在国际半导体技术界享有很高的学术地位和广泛的影响力，被誉为“器件的奥林匹克盛会”。该会议主要报道国际半导体技术方面的最新研究进展，是著名高校、研发机构和产业界领先企业如英特尔、IBM、TSMC、IMEC等报告其最新研究成果和技术突破的主要平台之一。集成电路领域的许多重大技术突破都是通过该会议正式发布的。
