• 行业咨询
  • 品牌营销
  • 集微资讯
  • 知识产权
  • 集微职场
  • 集微投融资
  • 集微企业库
搜索
爱集微APP下载

扫码下载APP

爱集微APP扫码下载
集微logo
资讯集微报告舆情JiweiGPT企业洞察
2025第九届集微半导体大会集微视频
登录登录
bg_img
search_logo
大家都在搜

实战为王!新思科技携手深圳大学成功举办数字集成电路中后端设计流程与EDA工具实战培训

作者: 集小微 06-12 13:45
相关舆情 AI解读 生成海报
来源:新思科技 #新思# #Synopsys# #EDA#
5169

2025年5月24日至27日, 新思科技受邀参与深圳大学电子与信息工程学院、IEEE电路与系统深圳分会联合举办的“数字集成电路中后端设计流程与EDA工具实战培训”。本次培训面向40余名集成电路工程专业研究生,由新思科技资深工程师团队全程授课,通过系统化课程设计为学子打通从理论到产业实践的进阶通道。

在人工智能(AI)时代,数字芯片和逻辑芯片的设计与实现显得尤为重要。与单片机嵌入式系统和FPGA的开发流程不同,数字集成电路的中后端设计(从逻辑网表到版图生成、物理验证及签核)对专业性和技术复杂度的要求极高。这一阶段涉及逻辑综合后的物理实现、时钟树综合、布线、时序分析、功耗分析、物理验证等关键步骤,需要开发者熟练运用一系列先进的EDA工具软件,以确保芯片的可靠性、功能性和性能达到设计要求。

此次实战培训旨在为未来开发者提供一个系统学习和深度实践数字集成电路中后端设计流程及其核心EDA工具的机会,帮助他们在未来的学术和职业生涯中打下坚实基础,更好地应对技术挑战。

培训采用“理论+实践”的强化模式。新思科技的资深工程师们为学生们带来了关于数字集成电路中后端设计流程的全面讲解。内容系统覆盖了从逻辑网表输入、物理实现(布局规划、布局、时钟树综合、布线)、时序/功耗分析(Signoff)到物理验证(DRC/LVS)等核心环节,并着重介绍了新思科技Fusion Compiler(物理实现)和PrimeTime(签核级静态时序分析)两大核心工具在流程中的关键作用和应用技巧。

工程师们在理论讲解中系统梳理了数字集成电路设计全流程,并聚焦于中后端部分,深入阐释了硬件描述语言(HDL)综合后得到的逻辑网表如何作为中后端设计的起点,并详细拆解了使用Fusion Compiler进行物理实现(包括布局规划、标准单元布局、时钟树综合、全局与详细布线)以及使用PrimeTime进行签核级时序分析、功耗分析的关键步骤、挑战与最佳实践。

工程师们特别强调了集成电路设计专业工具如Fusion Compiler和PrimeTime在整个中后端设计流程中的核心枢纽作用。这些工具贯穿了从网表到GDSII的物理实现、优化与验证全过程,并结合具体案例,分享了在真实项目中使用Fusion Compiler实现高质量布局布线、优化功耗和面积,以及运用PrimeTime进行精准时序签核、功耗分析和ECO(工程变更命令)流程的经验与技巧,强调了精通这些工具对大幅缩短设计周期、提升设计一次成功率(First-Pass Success)的重要性。

此外,工程师们在理论课和实操指导中还重点讲解了数字集成电路中后端设计中涉及的可靠性(如电迁移、IR Drop分析)、功能性(通过形式验证等价性检查确保网表一致性)和性能(通过PrimeTime进行严格的建立/保持时间、时钟偏斜等时序签核)验证环节。他们指出,这些环节是确保芯片设计成功流片的关键,尤其是在AI和高性能计算领域,芯片的可靠性、功耗和性能指标直接影响到最终产品的市场竞争力。

上机实操环节,在工程师的现场指导下,学生们分组动手实践,利用Fusion Compiler和PrimeTime工具链,在真实的工业级设计环境和示例项目上,演练了所学的物理实现流程、时序分析、功耗优化等关键技术。工程师们深入探讨了学生们在实操中遇到的数字集成电路中后端设计常见挑战,并提供了即时的解决方案和优化建议。特别是在AI和高性能计算领域,芯片设计的复杂性和性能要求越来越高,工程师们结合实例分享了应对这些挑战的策略。

培训结业仪式上,为所有顺利完成培训的学生颁发了结业证书,并评选出表现优异的学员授予“优秀学员”证书。最后,全体参与培训的师生与新思科技工程师团队合影留念,为此次充实的培训画上圆满句号。

培训过程中,同学们展现出极高的学习热情。就Fusion Compiler和PrimeTime的具体操作、中后端设计中的常见难点(如时序收敛、功耗优化、物理规则违例修复)以及未来EDA工具和设计方法学的发展趋势向工程师们积极提问。工程师们耐心细致地解答了每一个问题,并鼓励同学们在后续的课程设计和项目中多动手实践,深入钻研工具,积累宝贵的项目经验。许多同学表示,通过此次系统性的实战培训,他们对数字集成电路中后端设计的全貌有了清晰的认识,特别是对Fusion Compiler和PrimeTime等工业级核心EDA工具的实际应用能力得到了显著提升。

本次“数字集成电路中后端设计流程与EDA工具”实战培训的成功举办,是新思科技强化产学研生态联动,与高校深化合作的一次典范实践,为未来开发者构建直面产业需求的实战能力矩阵,为培养未来集成电路领军人才奠定坚实基础。新思科技一直致力于加速万物智能时代的到来,为全球创新提供值得信赖的、从芯片到系统的全面设计解决方案,涵盖电子设计自动化(EDA)、半导体IP 以及系统和芯片验证。新思科技将继续探索产教融合新路径,为创新提供源动力,让明天更有新思。

责编: 刘洋
来源:新思科技 #新思# #Synopsys# #EDA#
分享至:
THE END
相关推荐
  • “立足STCO集成系统设计”芯和半导体在DAC上发布EDA2025软件集

  • 新思科技率先推出经认证TRNG,为智能汽车筑起安全防线

  • 无惧EDA封锁升级,思尔芯国产方案筑牢客户验证防线

  • 奇捷科技开放ECO软件免费试用,应对EDA断供挑战

  • 新思科技投资者关系主管亲述EDA“断供”始末

  • 议程公布!2025 合见工软新品发布会暨技术研讨会

评论

文明上网理性发言,请遵守新闻评论服务协议

登录参与评论

0/1000

提交内容
    没有更多评论
集小微

微信:

邮箱:


4462文章总数
7231.1w总浏览量
最近发布
  • 芯原推出经市场验证的ZSP5000视觉核心系列,扩展其面向边缘智能的数字信号处理器IP组合

    2小时前

  • 嘉兴出台计划推进“人工智能+”

    14小时前

  • 国巨收购日本芝浦三度延后,董事长欲展现“不屈不挠”

    15小时前

  • 台积电海外子公司拟发行100亿美元股票

    15小时前

  • 玄戒O2提上日程?小米申请“XRING O2”商标

    15小时前

最新资讯
  • Micron第三季度营收93.0亿美元,DRAM收入创历史新高

    5分钟前

  • 安谋科技CEO陈锋夏季达沃斯发声,解读全球标准与本土化实践

    7分钟前

  • 因产量不达标,哪吒汽车泰国公司20亿泰铢补贴面临退还风险

    10分钟前

  • 浦公山实验室正式启动!龙鼎投资三家已投企业携手构筑技术新高地

    32分钟前

  • 比电科技领航!推动内河航运迈向绿色、智能新时代

    32分钟前

  • AI重构汽车大脑,得一微存力芯片赋能“移动智能体”

    33分钟前

关闭
加载

PDF 加载中...

集微logo
网站首页 版权声明 集微招聘 联系我们 网站地图 关于我们 商务合作 rss订阅

联系电话:

0592-6892326

新闻投稿:

laoyaoba@gmail.com

商务合作:

chenhao@ijiwei.com

问题反馈:

1574400753 (QQ)

集微官方微信

官方微信

集微官方微博

官方微博

集微app

APP下载

Copyright 2007-2023©IJiWei.com™Inc.All rights reserved | 闽ICP备17032949号

闽公网安备 35020502000344号