7月17日，2025RISC-V中国峰会在上海张江科学会堂举行。 合见工软副总裁吴晓忠做题为《全国产EDA/IP助力新形势下芯片需求》的报告，介绍了合见工软在EDA和IP方面的进展，以及相关产品在RISC-V领域的应用。

合见工软2021年正式投入运营，目前总部在张江、国内有10个办公室、2个海外中心，员工接近1200人。

目前合见工软具有三大产品线，主要是：

1.芯片级EDA。包含数字芯片验证全流程，设计方面目前做到DFT全流程覆盖，以及基于大模型设计代码自动生成工具UDA。

2.系统级EDA。具备全国产高性能大规模 PCB 板级设计以及先进封装级全场景设计平台。

3.高性能IP。包含几乎所有的高速接口及存储类的IP。

上个月，合见工软发布年度新品。包括EDA方面发布的第二代一体化硬件仿真和原型验证平台UVHS-2，以及下一代数字仿真调试平台UVS+和UVD+产品更新。IP方面，发布了国内首款UEC MAC IP，在以太网整体互联控制器IP解决方案方面实现全覆盖，以及先进工艺多协议兼容、集成化传输接口SerDes IP解决方案等。在此次会议上，吴晓忠分别对其进行了较为详细的介绍。

此外，吴晓忠还分享了两个应用案例：

第一案例是开芯院昆明湖CPU应用，面对客户提出的三大核心挑战：一是多芯片大规模设计下的跨片通信验证难题；二是高复杂度软件运行对性能的严苛要求；三是接近硬件仿真器级别的复杂调试需求。其应对策略包括：通过自动化流程实现多芯片/多板级联的高效验证；使用时序驱动分割技术确保性能目标达成；同时提供硬件仿真器与原型验证双模式调试手段，满足深度诊断需求。

第二个案例是平头哥玄铁处理器的优化。通过采用UVHS技术，单颗芯片速率提升至50MHz（无跨片场景）；跨片场景下仍维持12MHz高速传输，并创新性支持虚拟原型与物理切片的双工作模式，该方案已在平头哥实际应用中验证了成效。

此外，其虚拟原型设计与仿真工具套件UniVista V-Builder/vSpace为设计早期阶段提供全虚拟化平台，支持架构分析与软件开发。该平台具备与硬件仿真器、原型验证系统的交互能力，内置自研RISC-V模型；若客户已有定制RISC-V模型，亦可无缝集成至工具链中。

除了数字验证之外，合见工软在数字实现上面也有自己全自研的DFT全流程平台。包含：边界扫描，MBIST，ATPG，DIAG，YIELD。

在IP方案领域，合见工软重点布局高性能IP业务与定制化设计解决方案。同时，在系统级EDA工具方面，不仅支持传统PCB设计，更具备先进封装设计能力。该工具拥有百万Pin级别超大规模处理能力，可高效承载先进封装中数百个组件的复杂设计。据了解，目前国内某头部客户的封装底座项目，已实际采用合见工软该款解决方案完成了落地实施。