关于韬定律，华为半导体负责人何庭波9月4日在中科院科技论文预发布平台ChinaXiv，再次发布相关论文《Huawei's τ Chip Was Supposed to Melt?》，提到热量是韬定律最棘手的隐忧，而麒麟芯片实测结果，颠覆了这一质疑。该论文详细披露了τ（韬）定律的底层原理，并且放出麒麟2026芯片的实测数据。
数据显示，麒麟2026的芯片晶体管密度从约每平方毫米1.55亿提升到2.38亿个，跃升55%。
按照行业固有认知，晶体管密度大幅提升，功率密度、芯片温度必然随之飙升，但实测结果截然相反。在同等性能的测试条件下，对比前代平面架构麒麟9030 Pro，麒麟2026的NPU功耗下降66%，GPU功耗下降58%，CPU性能大核功耗下降41%，在晶体管数量暴涨的同时，完成同等工作的芯片工作温度更低。
论文解释了反常识的核心原因：芯片绝大部分能耗，并非消耗在晶体管本身的计算运算上，而是消耗在金属走线的数据搬运，如同上班族通勤的能量消耗远大于工位办公。逻辑折叠大幅缩短信号走线长度，直接削减占据功耗大头的互连电容开销。走线缩短带来电容层面的功耗缩减，同时走线变短后，电路可以进一步降低工作电压；动态功耗与电压平方成正比，由此带来幅度更大的功耗收益。
论文也指出，τ是时间缩放定律，不等于天然低功耗。折叠架构既可以低电压低温运行，也可以拉高频率换取更强性能，低温是工程师主动做出的取舍，并非技术自带效果。迭代不会停止，每一代芯片拿到折叠带来的时间裕量之后，再将其转化为功耗或者性能收益，循环往复，持续推动芯片进步。
此前在7月份，华为半导体业务部总裁何庭波在中国科学院科技论文预发布平台ChinaXiv上更新了其署名论文《面向多层级电子系统的时间缩微理论》，即“韬（τ）定律”V2版本。距V1首发仅过去40天左右，“韬定律”便完成了从理论框架到工程实证的跨越。截至发稿，论文点击量已超28.8万次，下载量超6万次。
据悉，V2版本的最大突破，是首次公开了量产芯片的实测数据。何庭波此前在接受采访时表示，这是第一个完整的“韬芯片”，相比2025年的提升是“跳跃性”的。据透露，麒麟2026和2027均已完成流片。今年秋季，搭载麒麟2026芯片的新机将正式问世。
