2026年9月9日至11日，以“跨界融合·全链协同，共筑特色芯生态”为主题的IICIE国际集成电路创新博览会在深圳国际会展中心举行。在同期举行的AI算力时代硅光产业峰会上，上海澜昆微电子科技有限公司首席执行官董晶晶博士发表《高密度AI计算光互连》主题演讲，结合AI算力集群的演进痛点，系统拆解了光互连技术从LPO、NPO/CPO向OIO演进的产业趋势，并全面展示了公司以3.2T单片光I/O芯片为核心的全产品线布局，为AI算力纵向扩展（Scale-up）场景提供了高带宽、低延迟、低功耗、可量产的硅光互连解决方案。
AI算力Scale-up升级，倒逼光互连技术代际跃迁
随着AI大模型训练向SuperPod及更大规模集群演进，算力密度的指数级增长正让传统电互连面临难以逾越的“带宽墙”，计算算力（FLOPS）的提升速度持续领先于内存与互连带宽的增长节奏，两者之间的缺口直接造成GPU闲置率攀升，成为制约AI算力有效释放的核心瓶颈。
董晶晶在演讲中指出，这一矛盾驱动光互连的应用场景从传统的机架间、节点间横向扩展（Scale-out），加速向芯片间、芯粒间的纵向扩展（Scale-up）渗透。产业技术路径也随之清晰迭代，从早期的板载光模块（LPO），到近封装光学（NPO）、共封装光学（CPO），最终走向光电深度融合的片上光I/O（OIO），沿着集成度提升、带宽提升、延迟降低的方向持续演进。
OIO专为高密度、低延迟的芯片间互连而设计，特别适用于Scale-up架构下的xPU互连。其目标是实现与封装内电气互连（如UCIe）相当的带宽密度、能效和延迟，同时具备光信号长距离传输的独特优势，使得构建跨多机架的超节点集群高性能组网成为可能。
“OIO并非简单地将电芯片（EIC）与光芯片（PIC）通过封装组合在一起，它与计算架构及AI算法深度相关，电气与光学层面的标准协同同样至关重要。”董晶晶强调，不同于LPO/NPO/CPO多基于SerDes互连的定位，OIO核心聚焦裸片间（die-to-die）的高速连接，是支撑先进AI计算芯粒架构的关键互连技术。
在标准层面，OIO技术的规模化落地离不开产业生态的协同。董晶晶介绍，当前两大核心标准正成为AI光互连的主流底座，一是UCIe芯粒互连标准，作为全球通用的芯粒互连规范，已获得AMD、英特尔、英伟达、台积电、谷歌云、阿里云等主流厂商的广泛采用，是先进AI计算芯粒架构的核心互连协议；二是OCI光计算互连物理层规范，于2026年3月正式发布，单光纤带宽可达200G，下一代规划升级至400G，采用微环技术方案，专为AI计算场景的光互连做深度优化。
Denali 3.2T单片光I/O芯片，刷新带宽密度与能效极限
演讲中，董晶晶详细介绍了公司首款OIO核心产品——Denali 3.2T单片光I/O芯片，这也是国内首个面向AI Scale-up场景的符合OCI标准的单片集成光I/O芯片。
Denali 以微环波分复用（WDM）和光电单片集成为核心技术，单片集成上百个微环谐振器和大规模波导光路，内置片上电源管理单元、数字控制电路与传感器，构建单纤8波长的WDM架构，实现了单芯片最高3.2 Tb/s传输带宽。在电接口侧，Denali支持 xPU芯片高达1Tbps/mm的高密度UCIe接口，让芯粒“直接出光”。
针对微环技术普遍关注的波长稳定性问题，芯片内置128个微环共享的波长自动控制算法与硬件电路，搭配片上监测光电二极管、监测跨阻放大器与加热结构，可自动补偿制造偏差与热漂移，无需出厂后修调（trimming）与额外测试成本，大幅提升量产可行性。
不同于传统“光电分别设计、再封装集成”的碎片化模式，澜昆微建立了OE协同设计方法学，从设计初期就开展光学与电学的联合仿真，在预仿真与后仿真阶段均引入良率与可靠性模型，再结合流片、封装与测试的全流程优化，实现性能、良率、可靠性的可预测与可管控，让产品从设计之初就面向量产。
更关键的是制造工艺层面，Denali基于45nmCMOS工艺实现真正的单片光电集成，不仅提升了集成度、消除了封装寄生效应，还带来了更高的良率与更低的成本，为大规模商用奠定了基础。
三大产品线全覆盖，生态协同加速硅光技术落地
在产品规划方面，董晶晶博士强调公司聚焦AI算力互连Scale-up赛道，形成了OIO光芯片、CPO共封装光学、NPO近封装光学三大产品线，覆盖从光电集成单片到板级的全场景光互连需求。
其中，OIO产品线以Denali 3.2T WDM微环光I/O芯片为核心，面向极致带宽密度与能效的计算互连场景，是公司技术战略的核心；CPO产品线面向交换机出光场景，适配交换芯片与算力芯片的SerDes接口，目前已推出1.6T线性直驱CPO芯片；NPO产品线则推出光互连交换卡与计算卡，采用socket方式实现，便于与主芯片集成维护，适配快速部署的集群场景。
针对不同客户的落地节奏，澜昆微还提供两条互补技术路径，除Denali单片OIO方案外，同时推出200G PAM4微环封装集成方案，采用8通道Flip Chip封装，单通道速率224Gbps，单芯片带宽1.6T-3.2T，可用于3.2T-6.4T CPO模块。封装集成方案适配快速落地与灵活配置需求，单片方案面向极致性能与能效，可满足不同阶段、不同场景的客户需求。
光互连的产业化离不开完整的产业链支撑。
上游方面，澜昆微与具备12英寸晶圆制备能力的头部硅光企业建立战略合作，共同推进微环技术的规模化制造，并联合研发3D TSV光电集成的CPO工艺技术。
下游方面，澜昆微分别面向计算、交换和存储三大领域推进合作，与计算芯片和计算卡厂商合作，为AI训练与推理集群提供高速光互连；与交换芯片和交换整机厂商合作，推进光互连在交换网络中的部署；面向DRAM Memory Pooling（内存资源池化）场景，探索存算分离架构下的高速光互连。
今年4月，澜昆微联合沐创集成电路发布了国产首款CPO智能网卡。目前，澜昆微正联合Samtec、立讯技术等伙伴推进产业生态合作。
在本次IICIE国际集成电路创新博览会上，澜昆微电子携全系列产品亮相，集中展示WDM微环光I/O芯片、线性直驱CPO芯片、光互连交换卡/计算卡等核心产品与解决方案。
“用硅光连接算力，是澜昆微的核心使命。”董晶晶表示，随着AI算力向更高密度演进，硅光互连将从“可选配置”变为“刚需底座”。从标准制定到产品定义，从工艺验证到生态构建，澜昆微正在这条赛道上加速奔跑，未来公司将持续深耕微环硅光、光电融合、先进封装集成三大核心技术，携手产业伙伴，为中国AI算力基础设施提供高性能、可量产的本土化光互连解决方案。
