据报道，台积电即将完成面板级先进芯片封装（PLP）的研发，并计划在2027年左右开始小批量生产。

为满足对更强大的人工智能芯片的需求，面板级先进芯片封装将使用可容纳更多半导体的方形基板而非传统的300mm圆形基板。

两位消息人士透露，台积电新一代封装技术的首代产品将使用310mm×310mm的基板。这比芯片制造商此前试验的510mm×515mm尺寸小得多，但仍然比传统圆形晶圆提供更多的表面积。

台积电正在加快开发进度。消息人士称，该公司正在中国台湾桃园市建设一条试点生产线，目标是在2027年左右开始小规模生产。

全球最大的芯片封装和测试供应商日月光早些时候证实，它正在建设一条采用600mm×600mm基板的面板级芯片封装线，但后来当它了解到台积电的起步尺寸较小时，决定在高雄再建一条与台积电相同尺寸的试生产线。

芯片封装曾被认为比芯片生产技术要求低。然而，对于人工智能计算芯片而言，诸如台积电CoWos芯片封装技术等先进封装方法，如今已变得与芯片制造同等重要。这是因为先进封装技术可将GPU、CPU和高带宽内存（HBM）集成到一块超级芯片中，例如英伟达的Blackwell。博通、亚马逊、谷歌和AMD也依赖台积电的CoWoS技术来满足其芯片封装需求。