南方科技大学呼唤课题组在模拟与混合信号集成电路设计领域取得多项重要成果

作者：集小微 05-30 19:10

来源：南方科技大学 #物联网# #芯片设计# #南方科技大学#

5901

近日南方科技大学深港微电子学院呼唤助理教授课题组在应用于物联网、可穿戴系统、下一代生物医疗等多个关键领域的模拟与混合信号集成电路设计取得多项重要成果。

论文1: 在应用于物联网超低压下的能量自给电路领域取得重要进展，相关成果以论文“A Robust Near-Zero Power Wakeup Timer With a Hybrid Reconfigurable FLL Directly Powered by Uncertain Harvested Voltage Down to 0.3V”[1]被国际顶级学术会议——2024年欧洲固态电子研究会议（European Solid-State Electronics Research Conference, ESSERC 2024）接收。呼唤助理教授课题组2022级硕士研究生朱宇桐为第一作者，呼唤助理教授为论文的通讯作者，南方科技大学为论文的第一单位。该成果得到了国家自然科学基金、广东省基础与应用基础研究基金等项目的支持。

目前，物联网芯片通常需要进行传感器感知、数据处理与传输，而其毫米级的系统体积严重地限制了电池容量，促使相关芯片设计必须考虑系统功耗并达到高能效运作。超低功耗物联网芯片中的绝大多数模块在大部分时间都处于空闲模式以节省电量。系统的数据处理与传输模块会根据既定的时钟而被周期性唤醒，因此为了降低功耗并延长系统的生命周期，需要大幅降低唤醒时钟的功耗。传统的唤醒电路通常采用基于晶体振荡器的实时时钟，然而晶振的物理尺寸严重限制了其在毫米级系统中的应用。尽管近年来国内外学术及产业界针对片上全集成唤醒时钟方面的研究已经取得了令人瞩目的进展，然而在超低压下的能量自给电路仍然有很多难点需要攻克。

本设计通过数模混合架构解决了超低压下VCO频率范围偏移较大的问题，并使其在温度及电压变化时稳定输出频率，在模拟及数字回路中通过可重构电压检测电路，实现了VCO积分器和边缘追踪比较器的电路复用，如图1所示。本设计解决了超低压下增益不足的问题，并通过电路复用减小面积，数字回路的引入使不同电压下VCO均具有稳定的增益。图2展示了近年来国内外先进时钟架构的性能指标表现，本设计在超低压下达到了接近片外石英晶振的表现。图3为芯片电镜及电路测试PCB图，实测了仅由外部能量采集系统供电时芯片的工作状态.该设计可以完全由片外能量采集系统供电，实现了全集成化及无电池化。电路测试了由LDO供电时的温度系数及电压系数，如图4所示，这表明时钟芯片具有较高的鲁棒性。

图1：数模混合唤醒时钟架构（左）及可重构电压检测电路结构（右）

图2：近几年国内外先进时钟架构性能表现

图3：时钟芯片电镜照片，TSMC65nm工艺（左）及测试PCB（右）

图4：（a）27°C时频率随供电电压的变化（b）0.3V时频率随温度的变化

2024年11月18日到21日，IEEE亚洲固态电路会议(IEEE Asian Solid-State Circuits Conference, A-SSCC)在日本广岛市举行。A-SSCC是芯片设计领域的国际顶级会议之一，旨在展示固态和半导体领域最新、最先进的芯片和电路设计技术。近年来，亚洲各国已成为集成电路设计、制造和应用成长幅度最大的区域。在此背景下，兼具学术与产业影响力的A-SSCC已成为全球芯片设计领域的重要国际会议。此次会议收到343篇投稿，仅录稿125篇高质量论文。呼唤助理教授课题组的两篇论文 “A 1.92nJ/Conv Pulse-Width Locked-Loop Time Domain Readout IC with VCO-Integrator and Pipeline TDC for Wheatstone Bridge Wearable Strain Sensing System”[2]和“An Energy-Efficient Composite Phase Shift 16-QAM Frequency Multiplying TX Achieving a 3.4% EVM in 65nm CMOS”[3]入选了此次会议，论文2的第一作者为南科大2019级本科生，哥伦比亚大学硕士徐思远，论文3的第一作者为南科大2022级硕士研究生罗凯源。呼唤助理教授为两篇论文的通讯作者，南方科技大学为第一单位。该研究工作得到了国家自然科学基金、广东省基础与应用基础研究基金等项目的支持。

论文2: 近年来，柔性可穿戴应力传感器在多个领域有着很大的潜在应用价值。该工作提出了一款新型可穿戴应力传感读取系统，基于叶怀宇副教授课题组杨荟茹博士制备的激光诱导石墨烯（laser-induced graphene，LIG）高性能应力传感器，设计了一款超低功时域读取电路。该电路提出了一个基于VCO积分器的时域惠斯通电桥架构，相对于传统的电压域惠斯通电桥有着多方面性能的提升。该论文还设计了一款基于延迟比例（Delay Ratio）的Pipeline TDC，以达到更高的能效和更小的面积。该芯片采用65nm CMOS工艺流片，经过测试该电路实现了很高的线性度（R2>0.99992）,仅消耗4.8µW功耗并达到了1.92nJ/conv的能耗效率。

图5：徐思远在会议现场做报告

图6：提出的传感器读取系统

图7：应力传感系统测试图

图8：芯片照片

论文3: 下一代生物医疗、可植入人体等物联网设备高度集成化。发射机又往往主导着整个物联网设备的功率开销，因此低功耗，高能效，成为了整个发射芯片的重大挑战。同时部分应用场景如脑机接口，实时图像传输往往对发射速率提出了更高的需求，相比于低阶调制系统(OOK/FSK/ASK)，QAM等高阶调制发射机通常可以实现数十Mbps的发射速率和更高的频谱效率。该工作提出了一款基于复合相移法的16QAM超低功耗倍频发射机电路。该电路基于复合相移法设计了一款QPSK信号合并的16QAM倍频发射机架构，相对于传统的I/Q正交调制的QAM发射系统，其EVM和能效比等方面性能表现优越。该芯片采用了65nm CMOS工艺流片，经过测试，该电路实现了优越的3.4%的EVM性能，且仅消耗了659µW功耗达到了26.3pJ/bit的能量效率，同时芯片有源面积仅占0.016mm2。