• 行业咨询
  • 品牌营销
  • 集微资讯
  • 知识产权
  • 集微职场
  • 集微投融资
  • 集微企业库
搜索
爱集微APP下载

扫码下载APP

爱集微APP扫码下载
集微logo
资讯集微报告舆情JiweiGPT企业洞察
2025第九届集微半导体大会集微视频
登录登录
bg_img
search_logo
大家都在搜

Cadence携手三星晶圆代工厂加速面向 AI 数据中心、汽车及互联应用的系统级芯片、3D-IC 与小芯片(Chiplet)设计

作者: 爱集微 07-08 10:54
相关舆情 AI解读 生成海报
来源:Cadence #Cadence# #楷登电子#
1.6w

中国上海,2025 年 7月 8日—楷登电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布扩大与三星晶圆代工厂的合作,包括签署一项新的多年期 IP 协议,在三星晶圆代工厂的 SF4X、SF5A 和 SF2P 先进节点中扩展 Cadence®存储器与接口 IP 解决方案的应用范围。为深化持续的技术合作,双方将利用 Cadence AI 驱动的设计解决方案,结合三星先进的 SF4X、SF4U 和 SF2P 工艺节点,为 AI 数据中心、汽车(包括高级驾驶辅助系统,ADAS)以及新一代 RF 连接应用提供高性能、低功耗的解决方案。

Cadence AI 驱动的设计解决方案以及全面的 IP 与硅解决方案组合,可显著提升设计人员的生产力,并加快基于三星晶圆代工厂先进工艺的尖端系统级芯片、小芯片(chiplet)及 3D-IC 产品上市时间(TTM)。

“我们支持三星晶圆代工厂工艺节点上的各种 IP、子系统和小芯片(chiplet),最新签订的多年期 IP 协议进一步巩固了双方持续的合作关系,”Cadence 高级副总裁兼芯片解决方案事业部总经理 Boyd Phelps 表示,“通过将 Cadence AI 驱动的设计与硅解决方案同三星的先进工艺相结合,我们正在为双方的共同客户提供打造创新产品所需的前沿技术,助力其产品更快上市。”

三星电子副总裁兼代工设计技术团队负责人 Hyung-Ock Kim 补充道:“Cadence 从 RTL 到 GDS 的全套数字工具现已通过三星最新的 SF2P 工艺节点认证,支持 Hyper Cell 和 LLE 2.0 等先进技术。Cadence 还将与三星密切合作,利用 GPU 加速来支持模拟迁移、提升电源完整性,并改进 3D-IC 的热分析和翘曲分析。此外,Cadence 与三星晶圆代工厂签署的多年期协议将进一步扩展存储器和接口 IP 解决方案,巩固我们双方的合作伙伴关系。”

扩充 IP 协议

Cadence 与三星晶圆代工厂新签署了一项多年期协议,旨在为人工智能、高性能计算(HPC)和汽车应用提供先进的存储器与接口 IP 解决方案。扩展后的 SF4X IP 产品组合包含 LPDDR6/5x-14.4G、GDDR7-36G、DDR5-9600、PCI Express®(PCIe®)6.0/5.0/CXL 3.2、Universal Chiplet Interconnect Express™(UCIe™)-SP 32G 以及 10G 多协议 PHY(支持 USB3.x、DP-TX、PCIe 3.0 和 SGMII),配套的控制器 IP 可提供完整的子系统硅解决方案。专为汽车应用定制的 LPDDR5X-8533 PHY IP进一步完善了 SF5A IP 平台解决方案,而新增的 32G PCIe 5.0 PHY 补充了现有的 SF2P 产品,旨在满足领先 AI/HPC 客户的需求。

数字全流程认证与先进数字技术开发

基于广泛的设计与技术协同优化(DTCO)项目,Cadence 数字全流程已通过最新的三星 SF2P 工艺节点认证,包括三星 Hyper Cell 方法学。此外,Cadence 还实现了对三星Local Layout Effect(LLE)时序精度的支持。双方还就下一代工艺节点的 DTCO 项目展开合作。

Cadence Pegasus™ Verification System 已通过三星 SF2P 及其他三星节点的认证。Cadence 物理验证流程经过优化,依靠大规模可扩展性帮助双方的共同客户实现签核精度与运行时间目标,从而加速产品上市。

模拟设计迁移

Cadence 与三星晶圆代工厂成功实现了基于模拟单元的 4 纳米 IP 向先进 2 纳米工艺节点的自动化迁移,在保持功能与设计意图的同时实现更快的周转时间。此次迁移凸显了技术扩展与 IP 复用在节省时间与开发成本方面的重要性,并为未来跨不同工艺节点迁移模拟单元及其他 IP 奠定了基础。

射频芯片/封装协同设计参考流程合作

Cadence 与三星晶圆代工厂还基于三星 14 纳米 FinFET 工艺,成功展示了面向下一代毫米波应用的前端模块(FEM) /天线封装(AiP)协同设计完整流程。从初始系统级预算规划,到 RFIC/封装协同设计、分析及版图后验证在内的芯片/模块开发各个阶段的设计数据管理流程得到简化,加快了设计周转时间。

3D-IC 电源完整性

Cadence 与三星合作开发了覆盖全流程的 3D-IC 电源完整性分析方法,涵盖从早期探索到最终签核的完整流程,采用了先进的 Cadence EDA 工具,包括 Voltus™ InsightAI、Innovus™ Implementation System 以及 Integrity™ 3D-IC Platform。针对采用三星 SF2 工艺节点的高速 CPU 芯片,Voltus InsightAI 实现了 80%-90% 的 IR 压降违例修复,同时对时序和功耗几乎没有影响,充分展示了其平衡电源完整性与性能需求的能力。

责编: 爱集微
来源:Cadence #Cadence# #楷登电子#
分享至:
THE END
相关推荐
  • CadenceLIVE 精彩回顾 | 运用代理式 AI,Cadence 以智能系统设计引领未来创新

  • 驭变科技,智启“芯”元:CadenceLIVE China 2025 中国用户大会圆满落幕!

  • Cadence 携手 NVIDIA 革新功耗分析技术,加速开发十亿门级 AI 设计

  • 八年同行,“芯”火相传|Cadence 连续八年助力中国研究生创“芯”大赛

  • 破局 AI 算力困局:3D-IC 技术架构的颠覆性变革

  • Cadence 率先推出业内首款 LPDDR6/5X 14.4Gbps 内存 IP,为新一代 AI 基础架构助力

评论

文明上网理性发言,请遵守新闻评论服务协议

登录参与评论

0/1000

提交内容
    没有更多评论
爱集微

微信:

邮箱:laoyaoba@gmail.com


11.6w文章总数
12012.5w总浏览量
最近发布
  • 十场同期会议议程出炉!SEMI-e深圳国际半导体展暨2025集成电路创新展9月深圳见

    4小时前

  • AI及XR产品中Micro OLED与Micro LED 近眼显示技术的深度解析

    5小时前

  • 光电技术与产业发展论坛暨智能光电专项赛全面启动,项目征集报名开启!

    5小时前

  • BOE(京东方)携手联想发布旗舰款显示器 Oxide氧化物技术打造商用显示器领域新标杆

    7小时前

  • 国产存储主控的破局之路 康芯威将携全栈自研成果亮相ELEXCON 2025

    11小时前

最新资讯
  • 小米“三驾马车”提速前进:汽车业务成最大增长引擎

    4小时前

  • 地平线:征程家族累计量产即将突破1000万套,量产定点车型310余款

    4小时前

  • 十场同期会议议程出炉!SEMI-e深圳国际半导体展暨2025集成电路创新展9月深圳见

    4小时前

  • Meta与谷歌达成价值超100亿美元的云服务协议

    4小时前

  • 传马斯克曾试图联合Meta CEO扎克伯格参与竞购OpenAI

    4小时前

  • 黄仁勋:英伟达正与美国政府洽谈,拟向中国出售更先进的芯片

    5小时前

关闭
加载

PDF 加载中...

集微logo
网站首页 版权声明 集微招聘 联系我们 网站地图 关于我们 商务合作 rss订阅

联系电话:

0592-6892326

新闻投稿:

laoyaoba@gmail.com

商务合作:

chenhao@ijiwei.com

问题反馈:

1574400753 (QQ)

集微官方微信

官方微信

集微官方微博

官方微博

集微app

APP下载

Copyright 2007-2023©IJiWei.com™Inc.All rights reserved | 闽ICP备17032949号

闽公网安备 35020502000344号