2024年11月，南方科技大学深港微电子学院潘权团队在高速有线芯片设计领域取得进展。团队发表相关期刊论文共4篇，其中，3篇发表在集成电路设计领域顶级期刊《固态电路期刊》(IEEE Journal of Solid-State Circuits，JSSC)上，1篇受邀发表在集成电路设计领域顶级开源期刊《固态电路学会开放期刊》(IEEE Open Journal of the Solid-State Circuits Society，OJ-SSCS)上。
JSSC是集成电路设计领域的排名第一的顶级期刊，以严苛的审稿过程、极具创新的芯片设计、全面而深刻的理论分析著称，投稿要求必须有芯片流片且实际测试指标世界领先。据悉，到目前为止，南方科技大学作为第一通讯单位在JSSC上共发表了11篇论文，其中5篇来自潘权团队。
除此以外，潘权团队还有2篇光电融合芯片系统论文被代表集成电路设计领域最高水平的国际固态电路会议（ISSCC 2025）接收，1篇时钟与信号恢复芯片论文被欧洲固态电路会议（ESSERC 2024）接收。
论文一：“A 2 × 24 Gb/s Single-Ended Transceiver With Channel-Independent Encoder-Based Crosstalk Cancellation in 28-nm CMOS”（JSSC）
对人工智能（AI）、机器学习（ML）以及高性能数据中心对高带宽和低功耗有线通信提出了更高的需求。这些需求推动了有限面积内I/O数量的增加以及每个引脚的数据速率提升。尽管已有的研究通过采用高级调制方法、复杂的均衡技术以及前向纠错方案，证明了实现更高吞吐量链路的可行性，但这些方法会带来显著的硬件开销、高延迟以及较大的功耗。此外，随着波特率的提高，必须对无源链路进行精心优化以满足系统要求，这进一步导致了显著的成本增加。单端多输入多输出方案（SE-MIMO）提供了一种有前景的选择，通过在一对差分信道上利用两个单端信号来实现高数据速率。然而，高性能的单端多输入多输出传输必须依赖于串扰消除（XTC）技术，因为连接器、封装以及通道中走线的耦合会引入严重的串扰。这种严重的串扰会损害链路的信号完整性（SI）。此外，不同的应用涉及不同的通道特性，这要求XTC技术具有自适应性和鲁棒性。同时，信噪比（SNR）对单端系统的灵敏度有显著影响，因此，串扰消除方案不应该过度影响信噪比。因此，为减轻紧耦合差分通道中的强串扰，推动SE-MIMO方案在多种场景下的应用，亟需一种不依赖于通道特性的有效XTC方法。
根据上述问题，本文提出了一种单端模式编码消除的串扰消除收发机，并深入分析了串扰形成的肌理，模式编码串扰消除的数学原理，以及与现有方案的效果对比，并在实际的两通道收发机系统中进行了验证。测试结果表明，通过采用无通道依赖的模式编码串扰消除技术，该单端收发机在24 Gb/s/pin速率下，实现了插损串扰比（IL-to-Crosstalk Ratio）高达-13 dB的串扰抑制效果，系统误码率低至1e-12。
图1.1.模式编码串扰消除收发机芯片
图1.2. (a) 芯片照片, (b)芯片功耗分布，(c) 收发机眼图，(d) 误码率测试结果
图1.2(a)，(b)展示了提出的收发机的芯片面积及其功耗分布，图1.2(c)展示了芯片在两种信道场景下工作的眼图测试结果。如图所示，有串扰情况下，收发机通过信道后的眼图完全闭合；在串扰消除功能开启后之后，24Gb/s NRZ眼宽和眼高分别达到了0.34UI(68mV)和0.33UI(32mV)。同时，如图1.2（d）所示，该收发机在24Gb/s的数据速率下，实现了10-12的误码率。
2022级博士生吴泓志是论文的第一作者，深港微电子学院潘权教授为论文的唯一通讯作者，南方科技大学深港微电子学院为论文的唯一单位，该论文得到了国家自然科学基金和国家重点研发计划经费的支持。
论文二：“A 2×112 Gb/s/pin Single-Ended Crosstalk Cancellation Transceiver With 31 dB Loss Compensation in 28-nm CMOS”（JSSC）
对网络交换和云计算的需求不断增长，推动有线收发器（TRX）朝着更高的数据速率发展，达到224 Gb/s。为了实现这些所需的高数据速率，已经提出了各种潜在的解决方案。基于数字信号处理器（DSP）的四电平脉冲幅度调制（PAM-4）TRX在先进技术中实现了目标I/O带宽。由于其鲁棒性和强大的均衡器，基于DSP的TRX适用于长距离（LR）链路。然而，它们的高功率消耗限制了它们在甚短距离（VSR）和中距离（MR）链路中的适用性，对功率受限的应用提出了挑战。此外，由于带宽需求的增加，该方案遇到了重大的封装挑战。或者，可以通过采用更高级别的脉冲幅度调制（PAM）方案来放宽对I/O带宽的需求。如图2.1所示，224 Gb/s PAM-4方案的带宽需求为56 GHz。PAM-8和PAM-16方案的带宽需求分别放宽到37和28 GHz。单端方案提供了一种有前景的选择，通过在一对差分信道上利用两个单端信号来实现高数据速率。与差分方案相比，该方法使吞吐量密度加倍，并放宽了对无源元件的奈奎斯特带宽要求。不幸的是，由于串扰噪声，单端方案面临着重大挑战，串扰噪声是由背板链路中的连接器和封装引起的。本文介绍了一种2×112 Gb/s单端串扰消除TRX，用于带连接器的背板链路，通过一对差分信道传输总共224 Gb/s的数据。
图2.1.单端多输入多输出串扰消除接收机芯片
图2.2. (a) 芯片照片及功耗分布；(b) 芯片眼图和误码率测试结果
图2.2(a)展示了提出的接收机芯片面积及其功耗分布，图2.2(b)展示了芯片的眼图测试结果和误码率测试结果。如图所示，TX分别在无串扰情况下实现了56 Gb/s NRZ和112 Gb/s PAM-4的0.6 UI/224 mV和0.29 UI/45 mV的眼宽/高度。有串扰情况下，在XTC之后，56Gb/s NRZ和112Gb/s PAM-4的眼宽分别平均提高了0.42和0.22UI。这项工作实现了112 Gb/s的PAM-4，在28 GHz时信道损耗为31 dB，能量效率为2.77 pJ/b。同时，所提出的TRX为112 Gb/s PAM-4实现了10-10的BER。
2020级博士生钟立平是论文的第一作者，深港微电子学院潘权教授为论文的唯一通讯作者，南方科技大学深港微电子学院为论文的唯一单位，该论文得到了国家自然科学基金和国家重点研发计划经费的支持。
论文三：“A 64 Gb/s/pin Single-Ended PAM-4 Transmitter with a Merged Pre-Emphasis Capacitive-Peaking Crosstalk Cancellation Scheme for Memory Interfaces in 28-nm CMOS”（JSSC）
随着海量计算和人工智能应用的发展，对内存接口的数据吞吐量要求不断提高。影响内存接口吞吐量的两个关键指标分别是单通道数据率和通道密度。由于工艺缩放所带来的带宽提升放缓，GDDR6X等先进DRAM应用已经采用PAM-4信令来提高数据传输速率，然而PAM-4信令由于电压裕度的减少对信噪比更加敏感。随着通道间距的减少，串扰导致的信号完整性问题愈发严重，严重限制了通道密度和数据吞吐量的提高。虽然已经报道了一些发射机串扰消除技术，但这些技术主要集中在NRZ，且存在信噪比低或接口效率低的缺点。因此，需要探究一种同时兼顾高信噪比、高接口效率的高速PAM-4串扰消除技术。。
根据上述问题，本文提出了一种集成型预加重电容-峰化串扰消除技术，将电容峰化电路集成在驱动器内部生成串扰消除信号，即不降低输出摆幅，又避免了输出节点的寄生堆积，支持高速率运行。基于该技术设计了一款4通道高速PAM-4串扰消除单端发射机并完成了测试验证。测试结果表明,在-11dB插损和-15.8dB串扰强度的信道条件下，发射机最高能实现单通道64Gb/s PAM-4的传输速率，对应能量效率为1.27pJ/bit。
图3.1.电容峰化串扰消除高速单端PAM-4发射机芯片
图3.2. (a) 芯片照片, (b)芯片功耗分布，(c) 发射机眼图，(d) 串扰抖动消除率测试结果
图3.2(a)，(b)展示了提出的发射机的芯片面积及其功耗分布，图3.2(c)展示了芯片开启串扰消除功能前后的眼图测试结果。如图所示，在串扰消除功能关闭时，32Gb/s NRZ的眼宽和眼高为0.32UI(100mV),64Gb/s PAM-4眼图完全闭合；而串扰消除功能开启后之后，32Gb/s NRZ和64Gb/s PAM-4眼图的眼宽和眼高分别达到了0.6UI(180mV)和0.36UI(36mV)。如图3.2（d）所示，提出的串扰消除技术在32Gb/s NRZ和64Gb/s PAM-4 模式下分别实现了87%和82%的串扰引入抖动消除率。
2023级博士生伍伟涛是论文的第一作者，深港微电子学院潘权教授为论文的唯一通讯作者，南方科技大学深港微电子学院为论文的第一单位，鹏城实验室为第二单位。该论文得到了国家自然科学基金和国家重点研发计划经费的支持。
论文四（受邀论文）：“Design Techniques for Single-Ended Wireline Crosstalk Cancellation Receiver Up to 112 Gb/s”（OJ-SSCS）
OJ-SSCS是一本完全开放存取的期刊，发表固态电路领域的论文，特别强调集成电路的晶体管级设计。它还涵盖了集成电路设计重要领域的系统设计、新技术、电路建模和测试等主题。
在人工智能应用中，数据中心需要支持越来越高的数据速率来管理海量的数据集。如图4.1所示，已经提出了几种潜在的解决方案，以实现每条通道高达224 Gb/s的数据速率。主要方法之一是在先进技术中使用四电平脉冲幅度调制（PAM-4）收发器（TRX），可以实现目标224 Gb/s的数据速率。然而，由于带宽需求的增加和显著的均衡要求，该方案受到严重链路损耗和高功率消耗的挑战。另一种方法涉及使用更高级的脉冲幅度调制（PAM）方案，这可以减轻I/O带宽要求。通过将更多数据编码到每个符号中，这些方案理想情况下不需要更大的信道带宽。例如，如图4.1（b）所示，差分PAM-8方案需要大约0.67倍于差分PAP-4方案的带宽来实现等效的数据速率。然而，这一优势伴随着一个重要的信号噪声比（SNR）损失约为7.4 dB。此外，高阶PAM方案更容易受到抖动和反射等缺陷的影响。实现这种数据速率的另一个有前景的选择是单端PAM-4方案，该方案通过在一对差分信道上利用两个单端信号使数据吞吐量加倍。如图4.1（c）所示，对于等效数据速率，单端PAM-4方案的带宽需求放宽到差分PAM-4的0.5倍。然而，由于信号摆动减半，该方案会导致约6dB的信噪比损失，并面临串扰的重大挑战，特别是远端串扰（FEXT）。
图4.1.（a）差分PAM-4方案、（b）差分BAM-8方案和（c）单端PAM-4方法的比较
本文首先分析了单端方案，并将其与差分PAM-4和PAM-8方案进行了比较。本文还回顾了基本的串扰消除技术。接着本文介绍了几种技术，这些技术使单端串扰消除接收机能够使用28nm CMOS技术中的四电平脉冲幅度调制（PAM-4）实现每通道高达56 Gb/s和112 Gb/s的数据速率。这些56 Gb/s和112 Gb/s接收器分别实现了<10-10和<10-12的误码率，单端信道损耗分别为24和25 dB。
论文受邀发表在高性能有线收发器电路专刊（Special Issue on High-Performance Wireline Transceiver Circuits）。2020级博士生钟立平是论文的第一作者，深港微电子学院潘权教授为论文的唯一通讯作者，南方科技大学深港微电子学院为论文的唯一单位，该论文得到了国家自然科学基金和国家重点研发计划经费的支持。
