3nm、2nm、18A......，艰难向前的先进制程，越来越难以匹配高算力芯片的迭代需求。在摩尔定律摇摇欲坠的共识下，系统级优化正被寄予更多的厚望，尤其是Chiplet这项技术的广泛应用和落地，业界早已迫不及待，因为它既是高端芯片突破制程瓶颈的法宝，也是先进工艺资源有限地区得以四两拨千斤的利器。

Chiplet的优势

实际上，除了芯片层面以外，业界长期以来一直都有尝试在系统层面着手，提升整体性能和降低功耗。从多芯片模块（Multichip Module，MCM）到系统级芯片（System on Chip，SoC），再到系统级封装（System in Package，SiP），这些方案都是通过集成来优化系统表现。

因此，如果将整个系统作为一颗芯片来看，系统层级的摩尔定律仍然可以持续下去。芯原股份创始人、董事长兼总裁戴伟民在提出SiP概念时就指出，SiP是一种广义上的系统级芯片（SoC），因此SiP是一个大规模的芯片，而不是一个小型化的印制电路板（PCB）。

SiP在封装内的芯片互联速度较低，难以满足高性能计算的需求，Chiplet技术则进一步发展了这一理念，其核心在于将单颗芯片拆分为多个功能模块（芯粒），每个芯粒可以采用最适合其功能的制程工艺独立制造，再通过先进封装技术集成到一起。

通过这种模块化的设计方式，Chiplet技术显著降低了生产成本，同时提升了性能和功耗效率。例如，逻辑核心可以采用最先进的制程工艺，而接口（I/O）模块则使用相对成熟的工艺，因为移植模拟电路需要较长时间，从而缩短了设计周期，提高了芯片设计与迭代的灵活性，最终更好地平衡了芯片设计周期、成本和性能。

Chiplet技术的三大关键要素与难点

Chiplet的成功落地，不能只靠某一个环节，这是一个庞大的系统工程。戴伟民认为，Chiplet的三要素包含IP、芯片设计，以及互联封装，这三要素缺一不可。

毫无疑问，Chiplet技术发展的基石便是优质可靠且完善的IP储备，推动IP向芯片化的芯粒去进阶。此外，每个芯粒的功能模块都需要独立性和高效互联性，这要求IP模块具备高度的标准化和复用性。例如，不同种类的IP（如处理器核心、存储单元和I/O模块）之间的无缝整合能力，以及与不同厂商IP间的互操作性，是实现高效Chiplet设计的关键。此外，推动通用标准如UCIe（Universal Chiplet Interconnect Express）对增强芯粒间的兼容性和扩展性起到了重要作用。作为中国大陆第一批加入UCIe联盟的企业，芯原股份积极参与相关标准制定工作，并已经完成了UCIe/BoW兼容的物理层接口等设计案例。

而作为国内领先的IP提供商，芯原股份已建立起强大的IP储备体系，包括6大数字处理器IP（GPU、NPU、VPU、DSP、ISP、显示处理器）和超过1600个数模混合及射频IP。这些已经获得市场验证的丰富的IP组合为Chiplet设计提供了灵活性和可复用性，确保了系统级性能优化和开发周期缩短。

芯粒化设计对芯片设计能力提出了更高要求，设计者需要将不同的IP组合形成完整的解决方案，同时也要有能力通过模块化设计将大芯片功能拆解为多个高效协作的小芯粒。在这一过程中，必须充分考虑到模块间的功耗管理、性能优化以及高速通信的需求，所有因素都需要在芯片设计端拥有相当高的技术深度。

芯原股份凭借其一站式芯片设计服务，已为全球客户设计了数千款芯片产品，覆盖从先进的4nm/5nm FinFET到成熟的逻辑工艺节点，以及28nm/22nm FD-SOI工艺节点，积累了丰富的模块化设计和拆分整合量产经验。此外，芯原也已经为客户成功设计并量产了基于Chiplet架构的高性能计算芯片，面向数据中心和汽车应用。这使芯原能够根据客户需求，灵活配置不同工艺或产线的IP组合，完成复杂的Chiplet设计。

最后，互联与封装是Chiplet技术最终实现的关键步骤，其难点在于如何将多个小芯粒“拼”成一个高效整体。小芯片间的互联需要解决信号完整性、功耗分布以及热管理等问题。此外，拼接过程中还需考虑良率与成本之间的平衡，特别是在复杂封装环境下维持系统的可靠性。

芯原股份在封装集成方面具备丰富经验，其一站式设计服务贯穿从IP设计、芯片设计到封装的全流程，积累了大量的先进封装技术实践，包括先进的CoWoS封装技术。

在ICCAD 2024期间，戴伟民特别提到，面板级封装（PLP）技术方案，能够在更大的基板上实现高密度集成，不仅降低了封装成本，还显著提升散热性能和系统可靠性。此外，玻璃基板技术凭借其尺寸稳定性、低热膨胀系数和更高的精度，已成为下一代封装技术的重要发展方向。

Chiplet的两大着陆点：高端智驾和云侧数据中心

虽然Chiplet作为一项系统级的概念，能够应用于大多数芯片，但也无法在所有应用领域内快速落地。在戴伟民看来，当前Chiplet技术将率先实现应用落地的，莫过于高端智驾和云侧数据中心这两个领域，这两个场景的高算力需求和设计复杂性使得Chiplet成为理想选择。

高端自动驾驶芯片需要同时满足高性能计算、低延迟、低功耗和高可靠性的综合需求。传统的大芯片设计虽能提供算力支持，但随着汽车智能化程度越来越高，智驾系统的单芯片面积也越来越大，成本和良率，以及散热、功耗管理和系统可靠性方面均存在显著挑战，而Chiplet技术能够通过模块化设计巧妙化解这些难题。例如，将传感器数据处理、AI计算和控制功能分解为独立芯粒，各自采用最优制程工艺，既提升了整体性能，又优化了散热效率。

此外，近年来，越来越多车企开始尝试自研芯片，但完整开发一款高性能SoC成本极为高昂，研发周期也显著拉长。Chiplet技术为车企提供了更高效的解决方案：通过复用已有较为通用的Chiplet颗粒，仅需设计核心模块，车企便可快速推出高性能芯片。这种方式不仅大幅降低了研发和生产投入，还能实现更快的产品迭代。目前，Chiplet模式已在汽车产业链中形成共识，博世、瑞萨等头部企业都已公布了相关布局。未来，随着Chiplet生态的完善，预计更多车企将基于Chiplet技术开发自研芯片，打造针对不同车型和应用场景的定制化解决方案。

云侧数据中心作为高性能计算的核心领域，对芯片的需求集中在计算密度、性能效率和能耗优化。当前，主流服务器芯片几乎都采用了Chiplet架构，通过系统级优化显著提升性能。比如，Chiplet的模块化特性使得每个功能模块可以选择最优工艺节点，这种灵活组合在提高整体性能的同时，还降低了成本。

在人工智能浪潮下，云侧数据中心需要处理大量复杂计算任务，而我国在先进制程获取上的受限问题更加凸显。Chiplet技术通过协同多工艺节点，最大化利用现有资源，为国内高性能计算芯片提供了重要路径。正如魏少军教授在ICCAD 2024所言：“现在情况变了，需要我们在技术创新上更为关注不依赖先进工艺的设计技术，一是架构的创新，二是微系统集成。”

这表明，Chiplet技术不仅是系统优化的利器，更是弥合工艺鸿沟的重要选择。

此外，Chiplet的高度模块化还让云侧数据中心可以根据实际需求灵活调整芯粒配置。例如，针对不同负载需求调整计算模块的规模或种类，使得系统更具可定制性和能效比，这种优势为我国云侧数据中心行业实现自主可控的高性能计算芯片奠定了坚实基础。

结语

Chiplet的三大要素——优质且丰富的IP储备、强大的芯片设计能力与互联封装技术创新，是推动半导体行业变革的重要基石。丰富的优质IP让模块化成为可能，芯片设计能力将繁杂的功能拆解并重组，而封装技术则将这些芯粒“拼接”成一个有机整体。未来，随着这些要素的协同推进，Chiplet将持续突破传统的边界，为芯片行业注入无尽可能。

每当仰望夜空，闪耀的星辰各自独立却又交相辉映，Chiplet的未来亦是如此。每一个独立的芯粒在技术的天穹中熠熠生辉，共同织就一个更高效、更智能、更可控的芯片生态。