南京大学电子科学与工程学院余林蔚教授团队在围栅场效应晶体管（GAA-FETs）领域取得重要进展，成功开发出基于生长集成纳米线沟道的高性能GAA-FET器件。这一突破性成果为未来集成电路的发展提供了全新的技术路径，相关研究以“High-performance gate-all-around field effect transistors based on orderly arrays of catalytic Si nanowire channels”为题，发表在《纳微快报》[Nano-Micro Letters 17, 154 (2025)]期刊上。文章通讯作者为余林蔚教授，第一作者为博士生廖巍。

1、研究背景与挑战

      围栅场效应晶体管（GAA-FETs）因其优异的静电栅控能力，已成为3纳米及以下先进集成电路工艺的主流架构。然而，为实现更高集成密度的一体化三维集成（Monolithic 3D Integration），业界面临一个关键挑战：如何在无单晶硅衬底的堆叠层中，通过全低温工艺（<450℃）直接制备超细晶硅沟道和高性能GAA-FET器件。传统微缩刻蚀（Etching）工艺已接近物理极限，亟需新的技术突破。

尽管气-液-固（VLS）等催化生长技术在过去二十多年中展示了低温制备超细晶硅纳米线（SiNWs）的能力，但在平面衬底上实现高精度空间定位和大规模器件集成仍面临巨大困难。此外，由于缺乏对纳米线沟道阵列的尺寸、朝向和空间堆叠的精确控制，传统催化生长制备的原型器件在开关比和亚阈值摆幅等关键性能指标上远落后于主流刻蚀工艺制备的GAA-FET器件。

2、创新突破

       针对上述挑战，余林蔚教授团队基于自主创新的面内固-液-固（IPSLS）生长机理，结合一系列关键技术突破，成功实现了全球首例可集成的生长制备高性能GAA-FET器件。具体而言，研究团队在290℃的低温条件下，直接在绝缘介质层上（无需晶圆衬底）精确定位生长出直径均匀（22.4 ± 2.4 nm）的超细硅纳米线沟道阵列。通过开发原位纳米线沟道悬空释放技术，并结合优化的源漏金属接触工艺，团队首次实现了基于可定位催化生长制备的硅纳米线高性能GAA-FET器件。

该器件展现出卓越的性能：开关比高达10^7，亚阈值摆幅低至66 mV/dec，性能媲美采用电子束光刻（EBL）和极紫外光刻（EUV）制备的先进GAA-FETs，突破了传统催化生长纳米线器件的性能瓶颈。

图1 硅纳米线GAA-FET制备流程图及悬空纳米线SEM图片。

图2 GAA-FET结构表征

图3 GAA-FET电学性能

3、重要意义与应用前景

      这一成果不仅展示了低温生长IPSLS硅纳米线在制备高性能GAA-FET器件方面的巨大潜力，更为突破一体化3D集成新架构提供了一条全新的可扩展低成本解决方案。与传统工艺相比，该方法无需超高精度光刻设备和单晶硅衬底，显著降低了制造成本和热预算。 

随着该技术的进一步优化和成熟，有望推动高性能、低功耗和高集成度电子器件的快速发展，并在人工智能、感存算一体芯片等需要多层堆叠的先进领域实现广泛应用。