近日，西安电子科技大学集成电路学部INSPIRE实验室在毫米波数字射频直接调制器芯片方向取得重要进展。在集成电路设计领域国际顶级会议ISSCC(International Solid- State Circuits Conference)上发表了题为“A 21-to-31GHz DPD-less Quadrature RFDAC with Invariant Impedance and Scalable LO Leakage”的最新研究成果，西电为唯一完成单位，第一作者为钱慧珍教授，第一学生作者为硕士研究生秦梧博，杨银堂教授、钱慧珍教授为共同通信作者。该研究提出毫米波高线性度RFDAC新型架构，首次实现无数字预失真高阶调制、比特位可重构毫米波正交RFDAC，在21-31GHz工作频段下支持256QAM、1024QAM、4096QAM等无数字预失真宽带高阶调制。本研究为高线性度数字发射机研究开辟了新路线。
钱慧珍教授在ISSCC会议上作口头报告
现代高速率无线通信系统对支持毫米波宽带高阶QAM调制的高性能射频前端芯片提出了迫切需求，如5G NR FR2，6G通信等。基于RFDAC的数字发射机相比传统模拟发射机架构，具有基带到射频直接转换、随工艺节点缩小而不断提升的射频性能、架构灵活、低功耗、高集成度等优势，采用时域和频域融合的设计理念，近十多年来取得飞速发展。然而，现有高速率数字发射机设计仍然存在一些挑战，存在的多种非线性来源限制了数据率的提升，如阻抗随控制码变化、本振泄露、工艺/电压/温度（PVT）变化、高速率基带信号失真、记忆效应、IQ失配等，且线性度在毫米波段进一步恶化。现有数字发射机线性化技术，如数字预失真、开环片上线性化技术、片上自校准环路等，存在硬件高复杂度、对频率或PVT变化不通用、需要额外的比特位以补偿ENOB损失、校准环路限制调制带宽等问题。
研究项目针对现有RFDAC输出阻抗随基带信号变化导致非线性，毫米波寄生效应导致线性度、本振泄露恶化，电路线性度对频率、PVT敏感等久未攻克的难题：（1）提出不变阻抗RFDAC架构，以数字化补偿阵列的方式实现阻抗恒定，其内在高线性度无需依赖对PVT及频率敏感的电路调参（器件、无源电路、偏置电压等）线性化方式，从根本上消除了RFDAC的阻抗变化非线性来源，因此其高线性度具有高鲁棒性、宽带特性；（2）提出可缩放本振泄露技术，采用前置数字预调制器的正交RFDAC架构进行本振信号的缩放，相比现有无源窄带本振泄露抵消的设计方法，具有宽带、高本振泄露抑制度等优势；（3）提出比特位可重构RFDAC架构，采用可重构串并转换器、可重构解码器、同步/异步切换等技术，实现无数字预失真2×8bit、非线性2×11bit两种工作模式。
采用阻抗补偿阵和预调制器的无数字预失真正交RFDAC原理
芯片显微照片及测试结果
基于40nm CMOS工艺，首次实现21-31GHz无数字预失真、可重构2×8bit/2×11bit正交RFDAC，支持 2.4Gb/s 256QAM、1024QAM、4096QAM等无数字预失真宽带高阶调制，具有内在高线性度、宽带、低功耗、高集成度、高数据率、比特位可重构的优势，实测调制带宽优于中电科思仪毫米波矢量信号源。相比此前工作于相近频段和相同数据率的RFDAC（有数字预失真），在相同数据率下(2.4Gb/s)EVM和ACLR提升了大于4dB。本研究工作得到了国家自然科学基金重大项目、优青项目的支持。
