2025年4月13日至17日，第45届IEEE CICC（定制集成电路会议）在美国波士顿召开，2025年CICC共录用论文153篇，模拟集成电路重点实验室作为唯一署名单位在CICC 2025发表了5篇学术论文，所涉及研究内容包括高速有线数据接口、射频锁相环、高速高精度模数转换器、超高速模数转换器、高线性度模数转换器等。论文工作获得了西安电子科技大学杭州研究院和集成电路学院、模拟集成电路教育部重点实验室、模拟集成电路浙江全省重点实验室等平台的支持。

CICC(Custom Integrated Circuits Conference)定制集成电路会议是由IEEE主办的国际顶级集成电路会议之一，在集成电路设计特别是定制模拟、数字、混合信号与射频电路设计领域具有广泛影响力。CICC通常汇聚全球领先高校、研究机构及产业界的顶尖专家学者，每年吸引大量来自世界各地的集成电路从业者参与，推动行业技术演进与前沿突破。

论文一

论文一 13-3: A 13b 2GS/s Time-Domain Pipelined ADC with Split-CDAC Ping-Pong Residue Transfer and PVT-Robust Self-Tracked Time Amplifier

图1 报告论文13-3

面向射频直采无线通信等电子系统领域的高速数据转换需求，针对先进工艺下电压域高速高精度射频模数转换器的设计复杂度高、性能受限、能效低的问题，实验室提出了一款13位2GS/s高速高精度时间域流水线ADC。提出了一种新型的基于分裂电容乒乓式余量传输方式，实现了无衰减、无时钟偏差、最大化流水线速度等优点；提出了一种PVT鲁棒的高带宽时间放大器，通过巧妙的时序设计移除了自身传播延时以提升带宽，可在先进工艺下节省上百皮秒的延时从而提升流水线速度，同时将传统开环时间放大器的增益与线性度随PVT的波动降低80%以上。在2GS/s的采样率下，奈奎斯特输入频率时，实现了70.7dB的SFDR和62.8dB的SNDR，实测功耗为32.2mW，优值为14.3fJ/conv.-step。整体性能实现了目前业界首款采样率大于1GS/s且有效位数大于10位的时间域ADC。

该工作以“A 13b 2GS/s time-domain pipelined ADC with split- CDAC ping-pong residue transfer and PVT-robust self-tracked time amplifier”为题，发表于2025年CICC的高速奈奎斯特域模数转换器（High-speed Nyquist ADCs）分会场。该论文第一作者为西安电子科技大学博士研究生赵鑫，通讯作者为西安电子科技大学李登全。

论文二

论文二 13-4: A 32GS/s 8b 16× Time-interleaved Hybrid ADC with Self Detection Offset Calibration, DLL-Based TLSB PVT Variation Calibration and VTC Gain Self-Tracking

图2 报告论文13-4

针对ADC-DSP的PAM-4收发器超高速的传输和处理数据需求，解决超高速采样率下大的交织因子引起的有效带宽降低以及PVT性能恶化问题，实验室提出一款16通道交织32GS/s两级采样架构电压-时间混合域ADC。并结合所提出基于延时锁相环的TDC 最小量化步长PVT 校准环路，级间误差跟踪环路以及片上失调检测校准环路，实现了奈奎斯特输入频率下SFDR 50.8dB，SNDR 36 dB，模拟带宽可达到20.9GHz。同时在温度变化0℃- 100℃范围内，测试SNDR仅变化1.84dB，在±10% 的电源电压变化下，SNDR变化2.25dB，具有良好的PVT鲁棒性。同时，该工作所实现的单通道2GS/s，这是目前已知在采样率超过28 GS/s的大规模时间交织ADC中最快的单通道速率。

该工作以“A 32GS/s 8b 16× Time-interleaved Hybrid ADC with Self Detection Offset Calibration, DLL-Based TLSB PVT Variation Calibration and VTC Gain Self-Tracking”为题，发表于2025年CICC的数据转换器（Data Converters）分会场。该论文第一作者为西安电子科技大学梁鸿志，通讯作者为西安电子科技大学朱樟明、刘术彬。

论文三

论文三25-3: A 100Gb/s Transmitter with Digital Pre-Distortion and MUX-Merged Voltage-Mode Driver Achieving 3-times INLPP Improvement in 28nm CMOS

图3 报告论文25-3

面向高速有线通信的数据传输需求，针对电压模驱动发射机输出阻抗随输出电压变化的问题，实验室提出一款100 Gb/s数字预失真校准电压模发射机。通过预失真编码器对输出DAC控制码权重进行校准，补偿输出非线性失真，实现了3倍的输出线性度提升；数字域校准避免了复杂的模拟校准电路开销；通过集成最后一级串化电路与电压模输出驱动，消除芯片内部最高速节点，降低片内带宽压力与功耗。该工作在PAM-4模式下实现100 Gb/s的数据率，能量效率为2.04 pJ/b，实现了基于平面CMOS工艺的DSP-DAC架构发射机的最佳能效。

该工作以“A 100Gb/s Transmitter with Digital Pre-Distortion and MUX-Merged Voltage-Mode Driver Achieving 3-times INLPP Improvement in 28nm CMOS”为题，发表于2025年CICC的高速有线和光通信(High-speed Wireline and Optical Communication)分会场。该论文第一作者为西安电子科技大学博士研究生韩晨曦，通讯作者为西安电子科技大学赵潇腾。

论文四

论文四 35-6: An 18-bit 183.9dB-FoMS, DR MES/Calibration-Free Scalable Zoom ADC using Fully Passive Coarse Modulator and Gain Linearity-Enhanced FIA with Sub-1ppm-THD at Full Scale Input in 65-nm CMOS

图4 报告论文35-6

面向高精度仪器与测试测量等领域对高线性度模数转换器的需求，实验室提出一款超低失真高能效18位可缩放开关电容Zoom ADC。采用全无源的一阶ΔΣ调制器作为粗量化级，实现级间量化噪声泄漏整形并降低粗量化级的复杂度；采用N抽头FIR滤波器实现固有线性多位DAC，消除了传统的数字结合逻辑和数据加权平均模块；采用粗细两步建立浮动反相放大器来进一步提高环路滤波器的线性度。该工作在1.2V电源电压下，无需任何失配误差整形或校准技术，实现了101.1dB SNDR、123.5dB SFDR、-121.2dB THD和同类最佳的54.3fJ/conv.-step的Walden优值。

该工作以“An 18-bit 183.9dB-FoMS, DR MES/Calibration-Free Scalable Zoom ADC using Fully Passive Coarse Modulator and Gain Linearity-Enhanced FIA with Sub-1ppm-THD at Full Scale Input in 65-nm CMOS”为题，发表于2025年CICC的高分辨率和噪声整形ADC（High-Resolution and Noise-Shaping ADCs）分会场。该论文第一作者为西安电子科技大学助理研究员沈愉轲，通讯作者为西安电子科技大学沈易和张延博。

论文五

论文五 34-7: A 0.7-V 26.2-28.5 GHz Dual-Loop Double-Sampling PLL with Floating Capacitor OTA Based Gm-CP Achieving a 45.4-fsRMS Jitter

图5 报告论文34-7

复杂的低电压数字辅助校准与均衡技术通常集成在诸如SerDes收发器和射频前端等混合信号电路中，具有显著提升系统能效的潜力。低电压、低抖动的整数-N锁相环对于SoC中许多高性能子系统来说至关重要。实验室提出一款供电电压0.7V基于双采样双路径架构的低压低抖动锁相环。基于自举开关的前馈通路，在低压依旧可以实现高增益，快响应速度，降低了采样失配及噪声；所提出的基于高线性浮空放大器Gm电路以及四输入开关电容有源滤波器，使得环路在低压工作条件下依旧可以保持低失配，低杂散的优异性能。该工作在输出27GHz信号（四分频6.75GHz）时，测试积分抖动45.37fs，实现优值-255.6 dB FoMJ并可实现0.85MHz-5.85MHz 可配置环路带宽。所提出的PLL在保持超过25 GHz高速输出的同时，实现了最低的供电电压和抖动。

该工作以“A 0.7-V 26.2-28.5 GHz Dual-Loop Double-Sampling PLL with Floating Capacitor OTA Based Gm-CP Achieving a 45.4-fsRMS Jitter”为题，发表于2025年CICC的无线收发器与射频/毫米波电路与系统（Wireless Transceivers and RF/mm-Wave Circuits and Systems）分会场。该论文第一作者为西安电子科技大学博士研究生常军，通讯作者为西安电子科技大学朱樟明、梁鸿志。