天眼查显示，上海华虹宏力半导体制造有限公司近日取得一项名为“降低栅源电容的方法”专利公布，申请公布日为2024年12月10日，申请公布号为CN119108271A。

本发明提供一种降低栅源电容的方法，在衬底上外延形成外延层；在外延层顶部形成栅沟槽，在栅沟槽的底部形成有第一栅极介电层以及形成于第一栅极介电层上的第一多晶硅栅极；在第一多晶硅栅极、第一栅极介电层上形成有隔离层；在剩余栅沟槽的侧壁以及外延层上形成有第二栅极介电层；形成填充剩余栅沟槽的第二多晶硅栅极，研磨第二多晶硅栅极至第二栅极介电层上；回刻蚀第二多晶硅栅极，使得第二沟槽栅极在栅沟槽处形成1000至2000埃深度的凹槽，判断栅沟槽顶端的台阶上的第二栅极介电层的厚度是否小于目标值，若是，则在外延层和凹槽上形成刻蚀保护层。晶圆级测试本发明工艺的输入电容值较现有技术工艺下降约10％。